[發(fā)明專利]一種新型碳化硅MOSFET器件及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310377625.5
• 申請(qǐng)日: 2013-08-27
• 公開(kāi)（公告）號(hào): CN103681256A
• 公開(kāi)（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 黃國(guó)華;馮明憲;門洪達(dá);張偉;王坤池;周月
• 申請(qǐng)（專利權(quán)）人: 廈門天睿電子有限公司;黃國(guó)華
• 主分類號(hào): H01L21/04
• 分類號(hào): H01L21/04;H01L29/423
• 代理公司: 杭州杭誠(chéng)專利事務(wù)所有限公司 33109
• 代理人: 尉偉敏

技術(shù)領(lǐng)域

本發(fā)明涉及一種碳化硅半導(dǎo)體器件，尤其涉及一種新型碳化硅MOSFET器件及其制作方法。

背景技術(shù)

高壓功率器件的耐壓與器件漂移區(qū)（濃度較低的n型區(qū)域，通常用外延工藝形成）的厚度成正比例關(guān)系，而外延層厚度與材料的臨界電場(chǎng)成反比例關(guān)系。由于碳化硅（SiC）?的大臨界電場(chǎng)(?是Si?的10?倍)，這樣應(yīng)用較薄的外延層，就能實(shí)現(xiàn)器件的耐壓要求，還可以實(shí)現(xiàn)更低的器件導(dǎo)通電阻。另一方面，碳化硅（SiC）材料具有大帶隙（是Si的3倍）、高導(dǎo)熱率（是Si的4倍）以及大電子飽和度（是Si的2倍）等特性，采用碳化硅作為形成半導(dǎo)體器件的材料與采用硅作為材料的半導(dǎo)體器件相比，其在高溫環(huán)境下使用時(shí)特性降低的可能性更小，這使得碳化硅成為用于制造諸如MOSFET之類器件的更加理想材料。

常規(guī)碳化硅功率器件制作流程是先生長(zhǎng)柵氧和多晶，光刻并刻蝕多晶，然后進(jìn)行Pwell區(qū)的注入和擴(kuò)散，由此形成的橫向擴(kuò)散區(qū)就是器件的溝道區(qū)，由于需要高溫度、長(zhǎng)時(shí)間的擴(kuò)散工藝，才能形成所需要的溝道通道，這樣的擴(kuò)散工藝條件在一般的半導(dǎo)體FAB難以實(shí)現(xiàn)，或者需要大量資金投入以購(gòu)買、改正新設(shè)備，這樣不僅帶來(lái)固定資金的大量投入，還極大的增加了工藝的不穩(wěn)定性，因?yàn)樵谌绱烁叩臏囟认拢O(shè)備的穩(wěn)定性不容易控制，另外一個(gè)不利的地方在于生產(chǎn)制造成本的增加。

傳統(tǒng)碳化硅功率MOSFET器件應(yīng)用多晶硅作為柵極材料，由于多晶硅的導(dǎo)電性（電阻率）是由磷摻雜工藝來(lái)決定，此工藝步驟之后的所有熱工藝過(guò)程都會(huì)都它產(chǎn)生影響，結(jié)構(gòu)是多晶硅的電阻率穩(wěn)定性難以控制。在MOSFET和IGBT等器件結(jié)構(gòu)中，柵極電阻與器件的動(dòng)態(tài)開(kāi)關(guān)特性有極大的關(guān)系，例如在器件導(dǎo)通過(guò)程中，柵極電阻越大，器件的開(kāi)啟速度就越慢，相應(yīng)的導(dǎo)通時(shí)間就越長(zhǎng)，從而導(dǎo)致器件的開(kāi)通功耗就會(huì)越大，不僅造成轉(zhuǎn)換功率的降低和能耗增加，能耗的增加會(huì)引起器件發(fā)熱和參數(shù)退化，甚至損壞失效。

在通常碳化硅MOSFET和IGBT結(jié)構(gòu)中，柵電極下面的介質(zhì)層是一層與柵氧工藝同時(shí)生長(zhǎng)的一層熱氧化層，通常這層熱氧化層都比較薄，原則是保證足夠的柵源耐壓，原因是由于在柵極氧化物與SiC襯底之間的界面具有大量的界面陷阱，這些界面陷阱以各種方式對(duì)溝道區(qū)的電子遷移產(chǎn)生影響。當(dāng)前在SiC襯底的Si面上制造的SiC?MOSFET已顯示出極低的反型層遷移率，這比期望的遷移率值要低兩個(gè)數(shù)量級(jí)，但是若要加厚這層氧化層，則會(huì)產(chǎn)生更多的界面陷阱，上述遷移率低的問(wèn)題就會(huì)更加嚴(yán)重。

中國(guó)專利授權(quán)公告號(hào)：CN102227000A，授權(quán)公告日：2011年10月26日，公開(kāi)了一種基于超級(jí)結(jié)的碳化硅MOSFET器件及制備方法，它包括柵極、二氧化硅氧化物介質(zhì)、源極、N+源區(qū)、P+接觸區(qū)、P阱、JFET區(qū)、N-外延層、N+襯底和漏極，N-外延層的兩側(cè)且在P阱的正下方設(shè)有厚度為0.5~5um，鋁離子摻雜濃度為5×10¹⁵~1×10¹⁶cm^-3的P^-基，以使P阱和JFET區(qū)拐點(diǎn)處的電場(chǎng)分布更加均勻，提高器件的擊穿電壓，該發(fā)明專利主要解決現(xiàn)有技術(shù)中碳化硅MOSFET器件在低通電阻時(shí)擊穿電壓難以提高的問(wèn)題，然而其存在以下不足之處：制作流程是先生長(zhǎng)柵氧和多晶，光刻并刻蝕多晶，然后進(jìn)行Pwell區(qū)的注入和擴(kuò)散，由此形成的橫向擴(kuò)散區(qū)就是器件的溝道區(qū)，由于需要高溫度、長(zhǎng)時(shí)間的擴(kuò)散工藝，才能形成所需要的溝道通道，這樣的擴(kuò)散工藝條件在一般的半導(dǎo)體FAB難以實(shí)現(xiàn)，或者需要大量資金投入以購(gòu)買、改正新設(shè)備，這樣不僅帶來(lái)固定資金的大量投入，還極大的增加了工藝的不穩(wěn)定性，因?yàn)樵谌绱烁叩臏囟认拢O(shè)備的穩(wěn)定性不容易控制，且其制造成本高。

發(fā)明內(nèi)容

本發(fā)明是為了克服現(xiàn)有技術(shù)的不足之處，提供了一種新型碳化硅MOSFET器件及其制作方法，其改變了傳統(tǒng)碳化硅功率MOSFET器件的工藝流程，避免了在柵氧之后的高溫工藝過(guò)程，從而避免了阱區(qū)推進(jìn)工藝對(duì)柵介質(zhì)層或溝道區(qū)濃度的影響，改善了其對(duì)柵氧質(zhì)量和器件參數(shù)的影響，改善了器件的動(dòng)態(tài)特性和提高了器件的可靠性，并且降低了制造成本。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種新型碳化硅MOSFET器件的制作方法，包括以下步驟：

（1）.?提供一個(gè)碳化硅材料，所述碳化硅材料包括碳化硅襯底和在碳化硅襯底表面淀積形成的一層較薄的緩沖層以及位于緩沖層上的導(dǎo)電外延層；

（2）在所述碳化硅材料的上表面涂覆光刻膠，光刻、刻蝕，注入第一類雜質(zhì)離子形成第一類雜質(zhì)離子區(qū)；