[發明專利]堆疊式半導體結構及其形成方法

有效

• 申請號: 201310376915.8
• 申請日: 2013-08-26
• 公開（公告）號: CN104051385B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 朱家驊;鄭鈞文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60;B81B7/00;B81C1/00
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種堆疊式半導體結構，包括：

第一襯底，具有設置在所述第一襯底上方的至少一個晶體管；

多層互連件，設置在所述至少一個晶體管上方并且電連接至所述至少一個晶體管；

金屬部，設置在所述多層互連件上方；

第一接合部件，位于所述金屬部上方；

第二襯底，具有正面；

腔，在所述第二襯底中從所述正面延伸到深度D處；

活動結構，設置在所述第二襯底的所述正面上方且懸置在所述腔上方，所述活動結構包括位于所述正面上方的介電膜、位于所述介電膜上方的金屬單元和位于所述金屬單元上方的覆蓋介電層；以及

第二接合部件，位于所述覆蓋介電層上方且接合至所述第一接合部件，所述第二接合部件延伸穿過所述覆蓋介電層并電連接至所述金屬單元。

2.根據權利要求1所述的堆疊式半導體結構，其中，所述活動結構還包括位于所述介電膜上的與所述金屬單元相對的金屬段，所述金屬段位于所述介電膜和所述第二襯底的所述正面之間。

3.根據權利要求2所述的堆疊式半導體結構，其中，所述活動結構還包括位于所述金屬段和所述第二襯底的所述正面之間的介電層。

4.根據權利要求1所述的堆疊式半導體結構，其中，所述活動結構的所述金屬單元的多個部分和位于所述第一襯底上方的所述金屬部的多個部分構成具有可變電容的微加工電容器。

5.根據權利要求1所述的堆疊式半導體結構，其中，所述第一襯底的寬度W₂大于所述第二襯底的寬度W₁。

6.根據權利要求1所述的堆疊式半導體結構，還包括：

襯底通孔(TSV)，從與所述正面相對的背面延伸穿過所述第二襯底以電連接所述金屬單元。

7.根據權利要求1所述的堆疊式半導體結構，還包括：

密封圈，由接合的所述第一接合部件和所述第二接合部件的一部分組成，所述密封圈環繞所述金屬單元和所述金屬部。

8.根據權利要求1所述的堆疊式半導體結構，其中，所述介電膜的厚度與所述金屬單元的厚度的比率范圍在2至7之間。

9.根據權利要求1所述的堆疊式半導體結構，其中，所述金屬單元和所述金屬部包括：至少一個信號元件和與所述至少一個信號元件相鄰的至少一個下拉元件，所述至少一個信號元件和所述至少一個下拉元件分隔開一間隙。

10.根據權利要求9所述的堆疊式半導體結構，進一步包括：設置在所述金屬部的所述至少一個下拉元件上方的介電凸塊。

11.一種堆疊式半導體結構，包括：

CMOS器件，所述CMOS器件包括：

第一襯底；

多層互連件，設置在所述第一襯底上方；

底部電極，設置在所述多層互連件上方；

第一接合部件，位于所述底部電極上方；以及

MEMS器件，所述MEMS器件包括：

第二襯底，具有正面；

腔，在所述第二襯底中從所述正面延伸到深度D處；

柔性介電膜，設置在所述第二襯底的所述正面上方且懸置在所述腔上方，所述柔性介電膜的厚度范圍介于0.5微米至5微米之間；

頂部電極，設置在所述柔性介電膜上方；

覆蓋介電層，設置在所述頂部電極上方；以及

第二接合部件，位于所述覆蓋介電層上方且接合至所述第一接合部件，其中，所述頂部電極和所述底部電極構成具有可變電容的電容器。

12.根據權利要求11所述的堆疊式半導體結構，進一步包括位于所述柔性介電膜上的與所述頂部電極相對的金屬段，并且所述金屬段位于所述柔性介電膜和所述第二襯底的所述正面之間。

13.根據權利要求12所述的堆疊式半導體結構，進一步包括位于所述金屬段和所述第二襯底的所述正面之間的介電層。

14.根據權利要求11所述的堆疊式半導體結構，進一步包括由接合的所述第一接合部件和所述第二接合部件的一部分組成的密封圈，其中，所述密封圈環繞所述頂部電極和所述底部電極。

15.根據權利要求11所述的堆疊式半導體結構，其中，所述柔性介電膜的厚度與所述頂部電極的厚度的比率范圍介于2至7之間。