[發(fā)明專(zhuān)利]在低電壓操作期間禁用高速緩存部分

有效

• 申請(qǐng)?zhí)枺?/td>: 201310376165.4
• 申請(qǐng)日: 2009-09-30
• 公開(kāi)（公告）號(hào): CN103455441A
• 公開(kāi)（公告）日: 2013-12-18
• 發(fā)明（設(shè)計(jì)）人: C.威爾克森;M.M.克拉;V.德;M.張;J.阿韋拉;J.卡雷特羅卡薩多;P.查帕羅蒙費(fèi)雷爾;X.貝拉;A.岡薩萊斯
• 申請(qǐng)（專(zhuān)利權(quán)）人: 英特爾公司
• 主分類(lèi)號(hào): G06F12/08
• 分類(lèi)號(hào): G06F12/08;G06F1/32
• 代理公司: 中國(guó)專(zhuān)利代理(香港)有限公司 72001
• 代理人: 楊美靈;王洪斌

1.一種處理器，包括：

高速緩存，所述高速緩存具有多個(gè)高速緩存線集合；

置換邏輯，所述置換邏輯用于在超低功率模式（ULPM）中檢測(cè)對(duì)高速緩存線集合的訪問(wèn)，并且用于在所述ULPM中至少部分基于對(duì)應(yīng)于所述高速緩存線集合的第一路的高速緩存線的一個(gè)或更多的禁用位來(lái)逐出所述第一路的所述高速緩存線，但是并不用于在所述ULPM中至少部分基于對(duì)應(yīng)于所述高速緩存線集合的第二路的高速緩存線的一個(gè)或更多的禁用位來(lái)逐出所述第二路的所述高速緩存線，

其中所述ULPM使用超低電壓電平來(lái)以低于所述高速緩存的所有存儲(chǔ)單元可靠地操作所處的最小電壓電平的電壓訪問(wèn)高速緩存線。

2.根據(jù)權(quán)利要求1所述的處理器，其中所述置換邏輯用于在所述ULPM中至少部分基于所述高速緩存線集合的高速緩存線的一個(gè)或更多的禁用位來(lái)將相應(yīng)高速緩存線視為最近最多使用的。

3.根據(jù)權(quán)利要求1所述的處理器，還包括加電自檢（POST）邏輯，所述加電自檢（POST）邏輯用于測(cè)試所述高速緩存線集合以確定所述第一路的所述高速緩存線在所述超低電壓電平是否可操作。

4.根據(jù)權(quán)利要求1所述的處理器，其中所述一個(gè)或更多的禁用位包括一個(gè)或更多的冗余位。

5.根據(jù)權(quán)利要求1所述的處理器，其中即使在對(duì)應(yīng)的標(biāo)記上有命中，響應(yīng)于所述一個(gè)或更多的禁用位，對(duì)所述高速緩存線集合的所述訪問(wèn)仍導(dǎo)致缺失。

6.根據(jù)權(quán)利要求1所述的處理器，其中給定的地址在不同的時(shí)間映射到不同的高速緩存線集合。

7.根據(jù)權(quán)利要求1所述的處理器，還包括計(jì)數(shù)器，所述計(jì)數(shù)器用于使得所述給定的地址被映射到不同的高速緩存線集合。

8.根據(jù)權(quán)利要求1所述的處理器，其中所述置換邏輯用于當(dāng)不在所述ULPM中時(shí)逐出所述高速緩存線集合的所述第二路的所述高速緩存線，忽略對(duì)應(yīng)于所述第二路的所述高速緩存線的所述一個(gè)或更多的禁用位。

9.一種用于低功率操作的計(jì)算系統(tǒng)，包括：

存儲(chǔ)器，所述存儲(chǔ)器用于存儲(chǔ)指令；以及

處理器，所述處理器用于執(zhí)行所述指令，所述處理器包括：

高速緩存，所述高速緩存在操作時(shí)耦合到所述存儲(chǔ)器，所述高速緩存具有多個(gè)高速緩存線集合；

置換邏輯，所述置換邏輯用于在超低功率模式（ULPM）中檢測(cè)對(duì)所述多個(gè)高速緩存線集合中的高速緩存線集合的訪問(wèn)，并且用于在所述ULPM中至少部分基于對(duì)應(yīng)于所述高速緩存線集合的第一路的高速緩存線的一個(gè)或更多的禁用位來(lái)允許訪問(wèn)所述第一路的所述高速緩存線，但是并不用于在所述ULPM中至少部分基于對(duì)應(yīng)于所述高速緩存線集合的第二路的高速緩存線的一個(gè)或更多的禁用位來(lái)允許訪問(wèn)所述第二路的所述高速緩存線，

其中所述ULPM使用超低電壓電平來(lái)在或低于所述高速緩存的所有存儲(chǔ)單元可以可靠地操作所處的最小電壓電平訪問(wèn)高速緩存線。

10.根據(jù)權(quán)利要求9所述的系統(tǒng)，還包括加電自檢（POST）邏輯，所述加電自檢（POST）邏輯用于測(cè)試所述高速緩存線集合以確定所述第一路的所述高速緩存線在所述超低電壓電平是否可操作。

11.根據(jù)權(quán)利要求10所述的系統(tǒng)，還包括用于響應(yīng)于所述POST邏輯產(chǎn)生的測(cè)試結(jié)果來(lái)更新所述一個(gè)或更多的禁用位的邏輯。

12.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中所述一個(gè)或更多的禁用位包括一個(gè)或更多的冗余位。

13.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中即使在對(duì)應(yīng)的標(biāo)記上有命中，響應(yīng)于所述一個(gè)或更多的禁用位，對(duì)所述高速緩存線集合的所述訪問(wèn)仍導(dǎo)致缺失。

14.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中給定的地址在不同的時(shí)間映射到不同的高速緩存線集合。

15.根據(jù)權(quán)利要求14所述的系統(tǒng)，還包括計(jì)數(shù)器，所述計(jì)數(shù)器用于使得所述給定的地址被映射到不同的高速緩存線集合。

16.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中所述高速緩存包括1級(jí)高速緩存、中級(jí)高速緩存或末級(jí)高速緩存。

17.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中所述置換邏輯用于當(dāng)不在所述ULPM中時(shí)允許訪問(wèn)所述高速緩存線集合的所述第二路的所述高速緩存線，忽略對(duì)應(yīng)于所述第二路的所述高速緩存線的所述一個(gè)或更多的禁用位。