[發明專利]射頻LDMOS器件及其制造方法

有效

• 申請號: 201310374024.9
• 申請日: 2013-08-23
• 公開（公告）號: CN104425597B
• 公開（公告）日: 2018-06-19
• 發明（設計）人: 遇寒;李昊;周正良
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 殷曉雪

本申請公開了一種射頻LDMOS器件，包括漏區，在漏區之上具有柵氧化層，位于漏區正上方的柵氧化層被部分去除掉而形成一個窗口；在漏區和柵氧化層之上還具有多晶硅塞，多晶硅塞的一部分完全填充所述窗口而與漏區相接觸，多晶硅塞的另一部分在柵氧化層之上；其特征是，所述漏區的摻雜濃度呈現為梯度變化；在垂直和水平方向上，越靠近多晶硅塞與漏區相接觸的部位，漏區的摻雜濃度越高；反之亦然。本申請還公開了所述射頻LDMOS器件的制造方法。本申請可以提高器件的擊穿電壓，改善軟泄漏現象，并降低器件的輸出電容。

技術領域

本申請涉及一種半導體集成電路器件，特別是涉及一種射頻LDMOS（橫向擴散MOS晶體管）器件。

背景技術

請參閱圖1，這是一種現有的射頻LDMOS器件。在重摻雜p型襯底1之上具有輕摻雜p型外延層2。在外延層2中具有p型體區3和n型漂移區6，兩者的側面可以接觸或不接觸。在體區3中具有重摻雜n型源區4和重摻雜p型體區引出區5，兩者的側面相接觸。體區引出區5用于將體區3對外引出。在漂移區6中具有重摻雜n型漏區7。在部分源區4一直延伸到漏區7之上具有柵氧化層8，其底面接觸有源區4、體區3、外延層2（如果體區3和漂移區6的側面相接觸，則柵氧化層8底面不接觸外延層2）、漂移區6、漏區7。位于漏區7正上方的柵氧化層8被部分去除掉而形成一個窗口，該窗口將漏區7的上表面部分暴露出來。在部分柵氧化層8之上具有多晶硅柵極9，其僅在體區3和外延層2的上方。在漏區7和柵氧化層8之上具有重摻雜n型多晶硅塞（poly plug）10，用于將漏區7對外引出且降低源漏電容Cds。多晶硅塞10的一部分完全填充柵氧化層8位于漏區7正上方的窗口而與漏區7的上表面相接觸，多晶硅塞10的另一部分在柵氧化層8之上。在體區引出區5和源區4之上、柵極9之上、多晶硅塞10之上各具有金屬硅化物12。在上述各部分結構之上具有金屬前介質（PMD，Premetal Dielectric）11。未圖示的金屬電極穿越該金屬前介質11而連接各個金屬硅化物12的上表面。

在圖1所示的現有的射頻LDMOS器件中，漏區7的制造方法是：先對多晶硅塞10進行一次或多次離子注入，使多晶硅塞10呈現摻雜基本均勻的n型重摻雜。再進行退火工藝，一方面使多晶硅塞10的摻雜變得更為均勻，另一方面多晶硅塞10中的n型雜質通過與漂移區6的接觸位置向硅材料中擴散，從而在漂移區6中形成漏區7。漏區7的摻雜濃度在垂直方向上均勻減小，如圖5a所示。

因此，現有的射頻LDMOS器件中，重摻雜的n型漏區7的最外圍與輕摻雜的n型漂移區6之間形成了摻雜濃度的陡變。在射頻LDMOS器件耗盡過程中，當耗盡區到達漏區7邊界時，耗盡區幾乎不再展寬。在漂移區6完全耗盡后，整個漂移區6就相當于一個電阻，這被稱為電阻電流效應。然后隨著電壓上升，漂移區6將承受更多的壓降，導致反向電流增加，即表現為反向擊穿曲線中的軟泄漏（soft leakage）現象。

射頻LDMOS器件的擊穿電壓對于其應用具有決定性作用，是一個非常重要的器件參數。而由于漂移區的電流電阻效應而產生的的軟泄漏則直接影響其放大失真程度，好的射頻LDMOS器件擁有更好的線性放大區。射頻LDMOS器件的輸出電容對于其射頻性能更是有著很大的限制。

發明內容

本申請所要解決的技術問題是提供一種新型的射頻LDMOS器件，可以提高擊穿電壓、改善軟泄漏表現、降低輸出電容。為此，本申請還要提供所述射頻LDMOS器件的制造方法。

為解決上述技術問題，本申請射頻LDMOS器件包括漏區，在漏區之上具有柵氧化層，位于漏區正上方的柵氧化層被部分去除掉而形成一個窗口；在漏區和柵氧化層之上還具有多晶硅塞，多晶硅塞的一部分完全填充所述窗口而與漏區相接觸，多晶硅塞的另一部分在柵氧化層之上；所述漏區的摻雜濃度呈現為臺階狀的梯度變化；在垂直和水平方向上，越靠近多晶硅塞與漏區相接觸的部位，漏區的摻雜濃度越高；反之亦然。

所述射頻LDMOS器件的制造方法為：

第1步，在襯底上外延生長出一層外延層；