[發明專利]參考電壓提供電路

有效

• 申請號: 201310371154.7
• 申請日: 2013-08-22
• 公開（公告）號: CN103412601A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

1.一種參考電壓提供電路，其特征在于，包括：電源控制電路、帶隙基準電路、輸出控制電路和輸出保持電路，其中，

所述電源控制電路適于在第一控制信號的控制下提供電源電壓至所述帶隙基準電路；

所述帶隙基準電路由所述電源電壓供電，適于產生與溫度無關的基準電壓；

所述輸出控制電路適于在第二控制信號的控制下將所述帶隙基準電路產生的基準電壓傳輸至所述輸出保持電路，所述第二控制信號的有效脈沖的起始時間晚于所述第一控制信號的有效脈沖的起始時間，所述第二控制信號的有效脈沖的結束時間早于所述第一控制信號的有效脈沖的結束時間；

所述輸出保持電路適于持續輸出參考電壓，所述參考電壓的電壓值與所述基準電壓的電壓值相關。

2.如權利要求1所述的參考電壓提供電路，其特征在于，所述電源控制電路包括：反相器和開關晶體管，所述反相器的輸入端適于接收所述第一控制信號，輸出端連接所述開關晶體管的控制端；所述開關晶體管的第一端適于輸入電源電壓，第二端連接所述帶隙基準電路的電源端。

3.如權利要求1所述的參考電壓提供電路，其特征在于，所述帶隙基準電路包括：第一PMOS管、第二PMOS管、第三PMOS管、誤差放大器、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第一PNP晶體管和第二PNP晶體管；

所述第一PMOS管的柵極連接所述第二PMOS管的柵極、第三PMOS管的柵極以及所述誤差放大器的輸出端，所述第一PMOS管的源極連接所述第二PMOS管的源極和第三PMOS管的源極并作為所述帶隙基準電路的電源端；所述第一PMOS管的漏極連接所述第一電阻的第一端和所述第一PNP晶體管的發射極；

所述第一PNP晶體管的基極與集電極相連并接地；

所述第一電阻的第二端連接所述第二電阻的第一端和所述誤差放大器的第一輸入端；

所述第二PMOS管的漏極連接所述第三電阻的第一端和所述第五電阻的第一端；

所述第三電阻的第二端連接所述第四電阻的第一端和所述誤差放大器的第二輸入端；

所述第五電阻的第二端連接所述第二PNP晶體管的發射極；

所述第二PNP晶體管的基極與集電極相連并接地；

所述第三PMOS管的漏極連接所述第六電阻的第一端并適于輸出所述基準電壓；

所述第二電阻的第二端、所述第四電阻的第二端以及所述第六電阻的第二端均接地。

4.如權利要求1所述的參考電壓提供電路，其特征在于，所述輸出控制電路為CMOS傳輸門，所述CMOS傳輸門的第一控制端適于接收所述第二控制信號，所述CMOS傳輸門的第二控制端適于接收所述第二控制信號的反相信號。

5.如權利要求1所述的參考電壓提供電路，其特征在于，所述輸出保持電路包括：第一電容，所述第一電容的第一端連接所述輸出控制電路，第二端接地。

6.如權利要求1所述的參考電壓提供電路，其特征在于，還包括：適于向所述帶隙基準電路提供啟動電壓的啟動電路。

7.如權利要求1所述的參考電壓提供電路，其特征在于，還包括：適于提供所述第一控制信號和第二控制信號的控制信號提供電路。

8.如權利要求1至7任一項所述的參考電壓提供電路，其特征在于，所述第二控制信號的有效脈沖的起始時間與所述第一控制信號的有效脈沖的起始時間之間的時間差范圍為0.2μs～20μs；所述第二控制信號的有效脈沖的結束時間與所述第一控制信號的有效脈沖的結束時間之間的時間差范圍為0.05μs～20μs。

9.如權利要求1至7任一項所述的參考電壓提供電路，其特征在于，所述第一控制信號的有效脈沖的持續時間與所述第一控制信號的周期的比值小于或者等于10%。