[發明專利]高速模數轉換器的數字后臺校準方法

在審

• 申請號: 201310370247.8
• 申請日: 2013-08-22
• 公開（公告）號: CN104242933A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 羅鵬;楊銀堂;劉馬良;鄧世杰;朱樟明
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/12
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;黃燦

技術領域

本發明涉及模數轉換技術領域，尤其涉及一種高速模數轉換器的數字后臺校準方法。

背景技術

高性能模數轉換器廣泛應用于各式生物醫療電子和智能移動電子設備。傳統模數轉換器性能受模擬電路系統自身的制約。通常高精度電路需要大增益放大器和大采樣負載電容，但高速電路需要大帶寬放大器和小負載電容，低功耗電路需要小電容和低帶寬放大器。而放大器設計性能中，高增益和高帶寬又是矛盾的量，需要互相折中，或者兼顧兩者需要以超大的功耗作為代價才能實現。且模擬信號自身抗干擾能力弱，易受環境波動影響。總之模擬系統受制于自身設計思路的各種先天缺陷。

作為物理世界與電路世界的橋梁，模擬系統自身性質決定它對環境和工藝變化極其敏感。工藝微小的偏差都將導致模擬系統性能劇烈的惡化。以14bit（比特）128M（兆）的pipeline?ADC（流水線型模數轉換器）為例，時鐘路徑的靜態不匹配和時鐘負載的區域差異會導致采樣時鐘偏差。對于此高性能ADC來說，僅100皮秒的時鐘偏差便會導致量化出現錯誤或失碼。MDAC（乘法數模轉換器）采樣電容與反饋電容失配高于0.1%便會導致有效位數從12位急劇下降到6位。Pipeline（流水線）首級放大器低頻增益需高于90db，單位增益帶寬高于2.7Ghz，相位裕度大于60°，以保證穩定。為同時滿足這些指標不僅需要采用新型的放大器技術（如增益增強型放大器和跨導加倍技術），而且還需滿足放大器設計中的大擺幅，低噪聲，高線性度等要求。電路復雜度劇增，所需功耗極大，受工藝失配影響也更難以預知。同時高速高精度模數轉換器也已面臨設計極限。放大器性能約束，時鐘變化，工藝波動等都對其造成極大限制。各種約束模型包括如下：

放大器有限帶寬、放大器有限增益；

放大器失調電壓，失調電流；

采樣電容與反饋電容失配，寄生效應；

另外放大器轉換曲線的影響，導致傳輸曲線出現各種線性和非線性誤差；

流水線級噪聲電壓的累積，則直接限制可量化信號的有效精度。

為突破模擬系統設計的固有極限，數模混合片上系統設計中，開始更多的考慮用數字的方式修正模擬系統中存在的諸多問題。因此較多數字電路和較少模擬電路的混合設計思路成為未來SOC（System?on?Chip，系統級芯片）設計發展的方向。

發明內容

本發明的主要目的在于提供一種高速模數轉換器的數字后臺校準方法，保留高速模數轉換器的轉換速度，實現高速度的模數信號轉換，同時降低高性能高功耗模擬電路的使用范圍和復雜度。

本發明提供了一種高速模數轉換器的數字后臺校準方法，包括：

同步匹配步驟：同步電路將高速模數轉換器輸出的原始數字轉換信號與Δ-Σ型模數轉換器輸出的參考數字轉換信號進行同步匹配；

迭代步驟：后向型全極點格型自適應濾波器采用變步長最小均方梯度搜索算法，對經過同步匹配后的高速模數轉換器輸出的原始數字轉換信號和參考Δ-Σ型模數轉換器輸出的參考數字轉換信號進行誤差迭代，獲得具有最優權重的系數矩陣；

校準步驟：所述后向型全極點格型自適應濾波器將所述原始數字轉換信號與該系數矩陣卷積，得到校準后的數字信號編碼。

實施時，迭代步驟進一步包括：

后向型全極點格型自適應濾波器采用變步長最小均方梯度搜索算法，根據經過同步匹配后的高速模數轉換器輸出的原始數字轉換信號和Δ-Σ型模數轉換器輸出的參考數字轉換信號，建立誤差模型，將該誤差模型作為依據求解下一時刻矩陣系數權重的搜索方向和步長尺度，通過迭代獲得具有最優權重的系數矩陣。

實施時，在所述變步長最小均方誤差迭代算法中，迭代梯度由所述原始數字轉換信號和誤差信號的互相關函數產生，迭代步長由該誤差信號的自相關函數構成；所述誤差信號是參考信號與輸入信號的向量形式的差值信號。

實施時，所述高速模數轉換器的迭代誤差小于所述高速模數轉換器的最小量化精度。

實施時，在同步匹配步驟之前還包括：所述Δ-Σ型模數轉換器通過過采樣噪聲調制整形產生所述參考數字轉換信號。

實施時，同步匹配步驟進一步包括：分頻同步電路將高速模數轉換器輸出的原始數字轉換信號與Δ-Σ型模數轉換器輸出的參考數字轉換信號進行同步匹配，以保證所述原始數據轉換信號和所述參考數字轉換信號進行離散傅里葉逆變換時變換區間的長度一致。