[發(fā)明專利]一種跨電壓域的電平轉(zhuǎn)移電路

有效

• 申請?zhí)枺?/td>: 201310370146.0
• 申請日: 2013-08-22
• 公開（公告）號: CN103427824B
• 公開（公告）日: 2018-08-03
• 發(fā)明（設(shè)計）人: 陳松濤;詹昶;皮濤
• 申請（專利權(quán)）人: 深圳市匯頂科技股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 廣東廣和律師事務(wù)所 44298
• 代理人: 章小燕

本發(fā)明公開了一種跨電壓域的電平轉(zhuǎn)移電路，屬于電子電路技術(shù)領(lǐng)域。通過增加了2個構(gòu)成相互耦合的正反饋結(jié)構(gòu)的NMOS晶體管，當(dāng)輸入端信號供電電源被關(guān)斷時，避免了電平轉(zhuǎn)移電路中出現(xiàn)電壓浮空節(jié)點導(dǎo)致輸出信號的狀態(tài)發(fā)生翻轉(zhuǎn)；通過引入控制信號和邏輯門模塊，能夠可靠的實現(xiàn)當(dāng)輸入端信號供電電源被關(guān)斷后再次重新啟動時跨電壓域的信號傳送和鎖定，提高了電平轉(zhuǎn)移的穩(wěn)定可靠性。

技術(shù)領(lǐng)域

本發(fā)明屬于電子電路領(lǐng)域，尤其涉及一種跨電壓域的電平轉(zhuǎn)移電路。

背景技術(shù)

在混合信號設(shè)計中，一個常見的問題就是如何處理數(shù)字信號域和模擬信號域間的信號傳遞。這之所以成為一個問題，關(guān)鍵在于數(shù)字信號域和模擬信號域通常連接到不同的電源電壓源，所以首先需要處理的就是不同電壓域間信號傳遞時的電平轉(zhuǎn)移問題。以數(shù)字信號域-->模擬信號域為例，傳統(tǒng)的電平轉(zhuǎn)移電路如下圖1所示，圖1中VDDD表示數(shù)字信號域的供電電源電壓信號，VDDA表示模擬信號域的供電電源電壓信號，數(shù)字信號域的輸入信號INPUT經(jīng)由該電平轉(zhuǎn)移電路后信號擺幅發(fā)生改變，將轉(zhuǎn)換成為模擬信號域的信號OUTPUT作為輸出。該電平轉(zhuǎn)移電路有一個明顯的問題是當(dāng)系統(tǒng)出于某種應(yīng)用要求需要關(guān)掉數(shù)字信號域的供電電源電壓VDDD時，圖1中的2只NMOS晶體管MN1和MN2的柵極就會因為失去偏置電壓而處于關(guān)斷狀態(tài)；此時，模擬信號域的供電電壓VDDA仍然存在，假定VDDD關(guān)閉過程中輸出信號OUTPUT的狀態(tài)不會發(fā)生變化，但由于MN1和MN2處于關(guān)斷狀態(tài)，故晶體管MP1和MP2的漏端到地都處于高阻狀態(tài)。由于晶體管都存在關(guān)斷漏電流，且此電流隨溫度升高而迅速增加，所以一旦MP1、MN1支路和MP2、MN2支路間出現(xiàn)某種擾動失去原有偏置的平衡狀態(tài)就會出現(xiàn)MN1和MP1，以及MN2和MP2之間連接節(jié)點可能存在的浮空狀態(tài)電壓，從而導(dǎo)致該電路輸出信號OUTPUT的狀態(tài)發(fā)生翻轉(zhuǎn)。同理，當(dāng)信號從模擬信號域-->數(shù)字信號域時也存在同樣的問題。即當(dāng)信號輸入端的供電電源被關(guān)斷時，會導(dǎo)致輸出信號OUTPUT的狀態(tài)發(fā)生翻轉(zhuǎn)。此外，當(dāng)信號輸入端的供電電源重新上電時，電平轉(zhuǎn)移電路輸出端信號可靠性也會變差。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明要解決的技術(shù)問題是提供一種更為可靠的跨電壓域信號傳送和保持的電平轉(zhuǎn)移電路，以解決電壓信號在跨數(shù)字域和模擬域傳輸過程中，一旦遇到發(fā)送端所在域電壓的供電電源被關(guān)斷出現(xiàn)電壓浮空節(jié)點導(dǎo)致輸出信號OUTPUT的狀態(tài)發(fā)生翻轉(zhuǎn)，以及發(fā)送端所在域電壓重新上電時會出現(xiàn)電平轉(zhuǎn)移電路輸出端信號可靠性變差的問題。

本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案如下：

本發(fā)明提供的一種跨電壓域的電平轉(zhuǎn)移電路包括：反相器INV1、2個N型晶體管MN1和MN2、2個P型晶體管MP1和MP2，其中：

反相器INV1，輸入端接輸入信號INPUT，電源端接輸入電壓域的供電電源，接地端接地，輸出端接N型晶體管MN1的柵端；

N型晶體管MN1，柵端接反相器INV1的輸出端，漏端接P型晶體管MP1的漏端以及P型晶體管MP2的柵端，接地端接地；

N型晶體管MN2，柵端接輸入信號INPUT，漏端接P型晶體管MP1的柵端和P型晶體管MP2漏端，接地端接地；

P型晶體管MP1，源端接輸出電壓域的供電電源、柵端接N型晶體管MN2的漏端，漏端接輸出信號OUTPUT；

P型晶體管MP2，源端接輸出電壓域的供電電源、柵端接輸出信號OUTPUT,漏端N型晶體管MN2的漏端；

該電路還包括2個N型晶體管MN3和MN4，其中：

N型晶體管MN3，漏端接N型晶體管MN1的漏端、N型晶體管MN4的柵端、P型晶體管MP1的漏端以及P型晶體管MP2的柵端，柵端接N型晶體管MN2的漏端、N型晶體管MN4的漏端以及P型晶體管MP2的漏端和P型晶體管MP1的柵端，接地端接地；