[發明專利]半導體器件及其制造方法

在審

• 申請號: 201310367330.X
• 申請日: 2013-08-21
• 公開（公告）號: CN103633144A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 申鉉光
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;全萬志

相關申請的交叉引用

根據美國法典第35條第119(a)款，本申請要求于2012年8月23日在韓國知識產權局提交的韓國申請專利號10-2012-0092612的優先權，其全部內容以所有目的通過引用并入本文。

技術領域

以下描述涉及半導體器件及其制造方法，例如，涉及增加柵電極區域以降低柵電極的電阻率并由此提高開關速度的半導體器件及其制造方法。

背景技術

溝槽金屬氧化物層半導體場效晶體管(MOSFET)是指一種特定類型的晶體管，其中垂直地形成溝道，并且在源極和漏極之間的溝槽內形成柵極。溝槽MOSFET包括薄絕緣層如氧化物層的襯里且填充有導體如多晶硅，并通過允許低電流流量來提供特定的低導通電阻值。

溝槽MOSFET的一個示例包括在溝槽的底部上形成的厚的底部氧化物層，以及在其上形成的柵電極。然而，由于厚的底部氧化物層是通過熱氧化形成的，所以在制造過程中產生Si誘導的應力。另外，由于在溫度超過1000℃的加熱條件下進行氧化，所以已經形成的阱注入物分布在制造過程中可能會改變，使得它難以保持最初意圖的設計。其結果是，器件的性能可能變差。

為了避免熱處理，可以使用高密度等離子體化學氣相沉積(HDP?CVD)工藝來代替熱氧化工藝。當使用HDP?CVD工藝時，通過在溝槽MOSFET的溝槽內沉積氧化物層，在溝槽內形成厚的底部氧化物層。然而，在某些情況下HDP?CVD工藝不是合適的選擇。例如，HDP?CVD工藝需要昂貴的設備，從而導致整體制造成本和產品單價的增加。

發明內容

在一個一般方面中，提供一種半導體器件，其包括:包含在其中形成的溝槽的半導體襯底;在溝槽內形成的底電極;在溝槽的內部且在底電極上方的頂電極;以及將頂電極和底電極隔離的絕緣層;頂電極具有不平坦的下表面。

頂電極的不平坦下表面可朝溝槽的中央部分傾斜。底電極的上表面可朝溝槽的中央部分傾斜。頂電極的上表面可朝溝槽的中央部分傾斜。

頂電極的不平坦下表面可以包括朝底電極的不平坦上表面突出的V形表面或彎曲表面。

底電極的上表面可具有一個朝溝槽底表面凹陷的中央區域。

底電極可以包括未摻雜的多晶硅，頂電極可以包括摻雜的多晶硅。

半導體器件的一般方面還可包括:在溝槽的底表面和下側壁上形成的犧牲層;在溝槽中的頂電極上方形成的掩埋層;和在掩埋層上方形成的金屬阻擋層。

掩埋層可包括高溫低壓沉積(LPCVD)氧化物層、硼磷硅酸鹽玻璃(BPSG)，磷硅酸鹽玻璃(PSG)或四乙氧基硅烷(TEOS)膜中的至少一種。

金屬阻擋層可以包括鈦(Ti)或氮化鈦(TiN)中的至少一種。

金屬阻擋層可具有多層結構。

半導體器件的一般方面可進一步包括在金屬阻擋層上形成的金屬電極，金屬電極包含鋁(Al)。

金屬阻擋層可經由在絕緣層中形成的接觸孔而形成為與半導體襯底接觸。

半導體襯底可以在形成接觸孔的位置處包括:接觸金屬阻擋層的P型的體接觸區;接觸金屬阻擋層且形成為相鄰于P型的體接觸區的一個或更多個N型源極區，所述一個或更多個N型源極區具有與P型的體接觸區不同的摻雜特性;在P型的體接觸區和N型源極區的下部形成的主體層;和在主體層的下部形成的外延層。

半導體器件的一般方面還可以包括:在頂電極上方形成的金屬電極;以及形成在半導體襯底中以在金屬電極和N型源極區之間形成溝道的漏極區。

絕緣層可以包括:在底電極的上表面上形成的多晶硅氧化物層(poly?oxide?layer)和在溝槽的側壁上形成的柵極氧化物層。

多晶硅氧化物層可包括底電極的上表面上形成的不平坦表面。

多晶硅氧化物層可以在底電極的上表面的氧化期間形成，且柵極氧化物層可在半導體襯底的氧化期間形成。

半導體器件的一般方面可進一步包括在溝槽內的底電極側壁上形成的側壁氧化物層。

多晶硅氧化物層的厚度可等于或大于柵極氧化物層的厚度，側壁氧化物層可具有比多晶硅氧化物層和柵極氧化物層更大的厚度。

半導體器件的一般方面還可包括形成在底電極下表面上的犧牲底部氧化物層，側壁氧化物層可以有比犧牲底部氧化物層更大的厚度。

在另一個一般方面中，提供了一種制造半導體器件的方法，該方法涉及:在半導體襯底中形成溝槽;以及在溝槽內形成，在所述底電極和頂電極之間設置有絕緣層，其中所述底電極的上表面具有不平坦的表面。