[發明專利]用于鰭式場效應晶體管的淺溝槽隔離結構的形成方法

有效

• 申請號: 201310365613.0
• 申請日: 2013-08-20
• 公開（公告）號: CN104425339B
• 公開（公告）日: 2017-09-22
• 發明（設計）人: 王冬江;張海洋
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種用于鰭式場效應晶體管的淺溝槽隔離結構的形成方法

背景技術

在半導體技術領域，隨著集成電路的特征尺寸不斷減小，以及對集成電路更高信號傳遞速度的要求，晶體管需要在尺寸逐漸減小的同時具有更高的驅動電流。因此，現有技術中，提出了鰭式場效應晶體管（FinFET），鰭式場效應晶體管包括位于襯底上的鰭部、橫跨鰭部的柵極，在柵極兩側的鰭部中進行離子摻雜形成的源極和漏極。

在制造鰭式場效應晶體管工藝中，隔離結構將相鄰兩個形成有鰭式場效應晶體管的有源區隔離。在現有技術中，隔離結構的形成方法包括：首先在襯底中形成溝槽；接著，在襯底上沉積介電材料，介電材料填充滿溝槽；回刻蝕介電材料，去除溝槽中部分厚度的介電材料，這樣在襯底中形成隔離結構。其中，在相鄰兩個隔離結構之間，高出溝槽中剩余介電材料上表面的襯底作為鰭式場效應晶體管的鰭部。

但是，當某些半導體器件需要在相鄰兩個隔離結構之間形成多個間隔排列的鰭部時，參照圖1，相鄰兩個鰭部10之間的開口11深度H₁小于隔離結構的溝槽12的深度H₂，而且溝槽12的寬度也大于開口11的寬度以實現溝槽12的較大深寬比。因此，現有技術中，形成鰭部10、溝槽12需要兩次圖形化：對襯底進行第一次圖形化形成鰭部10，相鄰兩個鰭部10之間為開口11；接著，對襯底進行第二次圖形化形成溝槽12。

所述第二次圖形化包括：形成光刻膠層，所述光刻膠層填充滿開口11；接著對光刻膠層進行圖形化，定義溝槽12的位置；緊接著，以圖形化的光刻膠層為掩模刻蝕襯底形成溝槽12；最后去除光刻膠層。在該過程中，鰭部10的側壁在去除光刻膠層過程可能會遭到損傷，而造成鰭部10的側壁形貌不佳。

發明內容

本發明解決的問題是，在進行第二次圖形化形成溝槽過程中，鰭部的側壁在去除光刻膠層過程可能會遭到損傷，而造成鰭部的側壁形貌不佳。

為解決上述問題，本發明提供一種用于鰭式場效應晶體管的淺溝槽隔離結構的形成方法，所述淺溝槽隔離結構的形成方法包括：

提供襯底；

在所述襯底上形成具有多個第一開口的第一硬掩模層，所述第一開口的底部暴露襯底，所述第一開口定義鰭部的位置；

在所述第一硬掩模層上形成犧牲層，所述犧牲層覆蓋第一硬掩模層、填充滿第一開口；

在所述第一硬掩模層和犧牲層中形成第二開口，所述第二開口的底部暴露襯底，所述第二開口定義溝槽的位置；

以第一硬掩模層為掩膜刻蝕所述犧牲層和襯底，在所述襯底中形成對應第一開口位置的第三開口、形成對應第二開口位置的溝槽，相鄰兩個第三開口之間的襯底作為鰭部；

在所述溝槽中形成介電材料。

可選地，所述犧牲層為多晶硅層。

可選地，形成所述多晶硅層的方法為化學氣相沉積。

可選地，在化學氣相沉積形成多晶硅層后，還包括：對所述多晶硅層的表面進行平坦化處理。

可選地，在所述刻蝕犧牲層和襯底時，所述犧牲層的刻蝕速率等于襯底的刻蝕速率。

可選地，所述介電材料的上表面與第三開口的底部表面持平。

可選地，在所述襯底上形成具有多個第一開口的第一硬掩模層的方法包括：

在所述襯底上形成第一掩模層；

在所述第一硬掩模層上形成無定形碳層；

在所述無定形碳層上形成抗反射層；

在所述抗反射層上形成圖形化的光刻膠層，所述圖形化的光刻膠層定義第一開口的位置，以所述圖形化的光刻膠層為掩模刻蝕無定形碳層、抗反射層、第一硬掩模層，至襯底表面暴露；

去除圖形化的光刻膠層、剩余抗反射層和無定形碳層。

可選地，在所述第一硬掩模層和犧牲層中形成第二開口的方法包括：

在所述犧牲層上形成第二硬掩模層；

對所述第二硬掩模層進行圖形化，定義第二開口的位置；

以圖形化的所述第二硬掩模層為掩模刻蝕所述犧牲層和第一硬掩模層，形成第二開口；

去除圖形化的所述第二硬掩模層。

可選地，對所述第二硬掩模層進行圖形化的方法包括：

在所述第二硬掩模層上形成無定形碳層；

在所述無定形碳層上形成抗反射層；

在所述抗反射層上形成圖形化的光刻膠層，圖形化的光刻膠層定義第二開口的位置，以圖形化的光刻膠層為掩模刻蝕第二硬掩模層至暴露犧牲層；

去除圖形化的光刻膠層、剩余的無定形碳層和抗反射層。