[發明專利]實現相位鎖定功能的電路

無效

• 申請號: 201310365600.3
• 申請日: 2013-08-21
• 公開（公告）號: CN103427832A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 胡鋼;邱昆
• 申請（專利權）人: 成都成電光信科技有限責任公司
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 謝敏

技術領域

本發明涉及時鐘電路，具體涉及實現相位鎖定功能的電路。?

背景技術

時鐘電路一般由晶體振蕩器、晶震控制芯片和電容組成。時鐘電路應用十分廣泛，如電腦的時鐘電路、電子表的時鐘電路以及MP3MP4的時鐘電路。時鐘電路產生象時鐘一樣準確的振蕩電路，讓任何工作都按時間順序。用于捕獲、過濾和儲存FC網絡數據，為實時顯示、數據回放和數據分析的FC網絡監控卡中也需要用到時鐘電路，來實現對緊急消息、周期消息、事件消息、大數據塊消息和網絡管理消息的準確收集和存儲。FC網絡仿真卡用于模擬FC網絡終端設備的網絡接口，具有支持仿真終端系統設備管理、數據通信、網絡管理和時鐘同步的功能。雙端口仿真卡具有一塊板卡支持兩個獨立的數據通信端口，可同時模擬兩個終端設備的特性。可見FC網絡仿真卡的正常運行有著非常重要的意義，而FC網絡仿真卡上的時鐘電路存在信號微弱的情況，信號穩定性差，不利于后期的數據通信。?

發明內容

本發明克服了現有技術的不足，提供實現相位鎖定功能的電路，采用鎖相環芯片對時鐘信號進行鎖相放大，保證時鐘信號的穩定性。?

為解決上述的技術問題，本發明采用以下技術方案：實現相位鎖定功能的電路，包括中央處理器、鎖相環芯片、電平位移電路、第一參考時鐘芯片、第二參考時鐘芯片和現場可編程門陣列FPGA，所述的鎖相環芯片、第二參考時鐘芯片和現場可編程門陣列FPGA均與中央處理器連接；所述的第一參考時鐘芯片連接電平位移電路；所述的電平位移電路還連接鎖相環芯片。?

所述的現場可編程門陣列FPGA上連接數據緩沖存儲器FLASH和靜態隨機存儲器SRAM。?

所述的現場可編程門陣列FPGA上連接光收發模塊和PCI-EXPRESS?X4接口。?

所述的光收發模塊的型號為FTRJ-8519-1-2.5。?

所述的現場可編程門陣列FPGA的型號為XC5VLX110T。?

所述的鎖相環芯片的型號為CC4046。?

與現有技術相比，本發明的有益效果是：?

1、本發明采用鎖相環芯片對時鐘信號進行鎖相放大，傳輸的時鐘信號更清晰，保證時鐘信號的穩定性，數據通信更準確，參考價值高。

2、本發明采用的鎖相環芯片的型號為CC4046，能夠完成對兩個電信號相位的自動控制，實現電信號的穩定傳輸，該芯片價格便宜，實用性強。?

附圖說明

圖1為本發明的原理圖。?

具體實施方式

下面結合附圖對本發明作進一步闡述，本發明的實施例不限于此。?

實施例：?

如圖1所示，本發明包括中央處理器、鎖相環芯片、電平位移電路、第一參考時鐘芯片、第二參考時鐘芯片和現場可編程門陣列FPGA，現場可編程門陣列FPGA上連接數據緩沖存儲器FLASH和靜態隨機存儲器SRAM，現場可編程門陣列FPGA上連接光收發模塊和PCI-EXPRESS?X4接口。本實施例的鎖相環芯片、第二參考時鐘芯片和現場可編程門陣列FPGA均與中央處理器連接；其中的第一參考時鐘芯片連接電平位移電路；其中的電平位移電路還連接鎖相環芯片。本實施例的光收發模塊的型號為FTRJ-8519-1-2.5，現場可編程門陣列FPGA的型號為XC5VLX110T，鎖相環芯片的型號為CC4046，第一參考時鐘芯片的型號為MAX?DS4106，第二參考時鐘芯片的型號為MAX?DS4212，中央處理器的型號為ARMCORTEX?M3。

鎖相環芯片對時鐘信號進行鎖相放大，保證時鐘信號的穩定性，可以采用電平位移電路對時鐘芯片的電平進行處理，以適應鎖相環的輸入要求，數據通信更準確。?

如上所述便可實現該發明。?