[發明專利]源極驅動器及其像素電壓極性決定方法有效
| 申請號: | 201310364712.7 | 申請日: | 2013-08-20 |
| 公開(公告)號: | CN104424898B | 公開(公告)日: | 2017-04-12 |
| 發明(設計)人: | 洪邦楨;程智修;蕭鴻晟 | 申請(專利權)人: | 聯詠科技股份有限公司 |
| 主分類號: | G09G3/36 | 分類號: | G09G3/36;G09G3/20 |
| 代理公司: | 北京同立鈞成知識產權代理有限公司11205 | 代理人: | 臧建明 |
| 地址: | 中國臺灣新竹科學工*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 驅動器 及其 像素 電壓 極性 決定 方法 | ||
1.一種源極驅動器,其特征在于,包括:
一數據暫存單元,接收一圖像數據信號且提供多個顯示數據;
多個數據群組,分別包含至少兩個數據通道,該些數據通道耦接該數據暫存單元以接收對應的顯示數據且提供多個像素電壓;以及
多個極性決定單元,分別耦接對應不同數據群組的該些數據通道,并且每一該些極性決定單元依據所耦接的該些數據通道所接收的顯示數據及對應的多個先前顯示數據決定是否反轉所耦接的該些數據通道的部分所提供的該些像素電壓的極性。
2.根據權利要求1所述的源極驅動器,其特征在于,當每一該些極性決定單元依據所耦接的該些數據通道所接收的顯示數據及對應的多個先前顯示數據判斷對應的數據群組的該些像素電壓的預設充電方向為完全相同時,每一該些極性決定單元反轉所耦接的該些數據通道的部分所提供的該些像素電壓的極性,當每一該些極性決定單元依據所耦接的該些數據通道所接收的顯示數據及對應的多個先前顯示數據判斷對應的數據群組的該些像素電壓的預設充電方向非完全相同時,每一該些極性決定單元不反轉所耦接的該些數據通道所提供的該些像素電壓的極性。
3.根據權利要求1所述的源極驅動器,其特征在于,當每一該些數據群組包含偶數個數據通道時,每一該些極性決定單元反轉所耦接的該些數據通道的一半所提供的該些像素電壓的極性。
4.根據權利要求1所述的源極驅動器,其特征在于,當每一該些數據群組包含奇數個數據通道時,每一該些極性決定單元反轉所耦接的該些數據通道的其中n個所提供的該些像素電壓的極性,其中n為一正整數且接近上述每一該些數據群組所包含的該些數據通道的數目的一半。
5.根據權利要求1所述的源極驅動器,其特征在于,每一該些數據通道分別接收兩個顯示數據且分別對應地提供兩個像素電壓。
6.根據權利要求5所述的源極驅動器,其特征在于,每一該些數據通道所提供的該些像素電壓的極性彼此不同。
7.根據權利要求5所述的源極驅動器,其特征在于,每一該些數據通道包括:
一第一鎖存器,該第一鎖存器的輸入端耦接該數據暫存單元以接收對應的顯示數據,該第一鎖存器的輸出端耦接對應的極性決定單元以提供每一該些數據通道所接收的顯示數據;
一第二鎖存器,該第二鎖存器的輸入端耦接該數據暫存單元以接收對應的顯示數據,該第二鎖存器的輸出端耦接對應的極性決定單元以提供每一該些數據通道所接收的顯示數據;
一第一交換單元,具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端,且接收該極性決定單元提供的一極性控制信號,該第一輸入端耦接該第一鎖存器的輸出端,該第二輸入端耦接該第二鎖存器的輸出端,該第一交換單元依據該極性控制信號控制該第一輸入端及該第二輸入端分別耦接該第一輸出端及該第二輸出端,或是該第一輸入端及該第二輸入端分別耦接該第二輸出端及該第一輸出端;
一第三鎖存器,該第三鎖存器的輸入端耦接該第一輸出端以接收對應的顯示數據,該第三鎖存器的輸出端耦接對應的極性決定單元以提供對應的該先前顯示數據;
一第四鎖存器,該第四鎖存器的輸入端耦接該第二輸出端以接收對應的顯示數據,該第四鎖存器的輸出端耦接對應的極性決定單元以提供對應的該先前顯示數據;
一第一數模轉換器,該第一數模轉換器的輸入端耦接該第三鎖存器的輸出端以接收對應的顯示數據,并且提供具有一第一極性的該像素電壓;
一第二數模轉換器,該第二數模轉換器的輸入端耦接該第四鎖存器的輸出端以接收對應的顯示數據,并且提供具有一第二極性的該像素電壓;
一第二交換單元,具有一第三輸入端、一第四輸入端、一第三輸出端及一第四輸出端,且接收該極性控制信號,該第三輸入端耦接該第一數模轉換器的輸出端,該第四輸入端耦接該第二數模轉換器的輸出端,該第二交換單元依據該極性控制信號控制該第三輸入端及該第四輸入端分別耦接該第三輸出端及該第四輸出端,或是該第三輸入端及該第四輸入端分別耦接該第四輸出端及該第三輸出端;
一第一緩沖器,該第一緩沖器的輸入端耦接該第三輸出端以緩沖所接收的該像素電壓;
一第二緩沖器,該第二緩沖器的輸入端耦接該第四輸出端以緩沖所接收的該像素電壓;
一第一開關,耦接該第一緩沖器且接收一鎖存器信號,以受控于該鎖存器信號輸出所接收的該像素電壓;以及
一第二開關,耦接該第二緩沖器且接收該鎖存器信號,以受控于該鎖存器信號輸出所接收的該像素電壓。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯詠科技股份有限公司,未經聯詠科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310364712.7/1.html,轉載請聲明來源鉆瓜專利網。





