[發(fā)明專利]形成具有柵極電極的替換柵極結(jié)構(gòu)的方法

有效

• 申請?zhí)枺?/td>: 201310361907.6
• 申請日: 2013-08-19
• 公開（公告）號: CN103594349B
• 公開（公告）日: 2017-03-01
• 發(fā)明（設(shè)計）人: 崔起植;M·V·雷蒙德
• 申請（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司11314
• 代理人: 程偉,王錦陽

技術(shù)領(lǐng)域

一般而言，本揭露是關(guān)于精密半導(dǎo)體裝置的制造，更明確地是指形成具有沉積型介金屬化合物材料所組成柵極電極的替換柵極的各種方法。

背景技術(shù)

如CPU、儲存裝置、ASIC（特殊應(yīng)用集成電路）及諸如此類等先進(jìn)集成電路的制造需要根據(jù)指定的電路布局在給定芯片區(qū)域中形成大量電路組件。場效晶體管（NOMS和PMOS）表示一種實質(zhì)決定此等集成電路效能的重要電路組件類型。在使用例如MOS技術(shù)制造復(fù)雜集成電路期間，數(shù)百萬個例如NMOS晶體管及/或PMOS晶體管的晶體管是予以在包括結(jié)晶半導(dǎo)體層的襯底上形成。場效晶體管無論是NMOS或PMOS裝置都屬于包括有源極區(qū)、漏極區(qū)、位于源極區(qū)與漏極區(qū)之間的信道區(qū)、以及位于信道區(qū)之上的柵極電極的平面型裝置。

在場效晶體管中，信道區(qū)的導(dǎo)電率，也就是導(dǎo)電信道的驅(qū)動電流能力，是受控于在信道區(qū)之上形成并且由薄柵極絕緣層予以自其隔開的柵極電極。因施加適當(dāng)控制電壓至柵極電極而形成導(dǎo)電信道時信道區(qū)的導(dǎo)電率此外取決于信道內(nèi)的摻質(zhì)濃度、電荷載體的遷移率以及對于信道區(qū)以晶體管寬度方向給定延伸介于源極與漏極之間也稱為晶體管信道長度的距離。因此，結(jié)合對柵極電極施加適當(dāng)控制電壓時絕緣層之下輕易產(chǎn)生導(dǎo)電信道的能力，信道區(qū)的導(dǎo)電率實質(zhì)影響場效晶體管的效能。所以，由于部份取決于柵極電極導(dǎo)電率產(chǎn)生信道的速度并且信道電阻率實質(zhì)決定晶體管的特性，信道長度比例化、以及與其相關(guān)信道電阻率降低和柵極電阻率增加為用于提升集成電路操作速度的主導(dǎo)性設(shè)計工作。

對于許多早期裝置技術(shù)產(chǎn)生，大部份晶體管組件的柵極電極結(jié)構(gòu)已由復(fù)數(shù)如二氧化硅及/或硅氮氧化物柵極絕緣層之類硅基材料加上多晶硅柵極電極所組成。然而，隨著積極(aggressively)比例化晶體管組件的信道長度已漸漸變小，許多較新世代裝置使用包含替代材料的柵極電極堆棧以避免與信道長度縮減的晶體管中使用傳統(tǒng)硅基材料相關(guān)的短信道效應(yīng)。例如，在某些信道長度大約10至20奈米(nm)等級的積極比例化晶體管組件中，包含所謂高k介電/金屬柵極(HK/MG)配置的柵極電極堆棧已顯示相較于先前較常用的二氧化硅/多晶硅(SiO/poly)配置提供顯著增強的操作特性。

取決于特定整體裝置需求，許多不同高k材料（也就是，介電常數(shù)，或稱k值，近似10或更大的材料）已取得不同成功程度用于HK/MG柵極電極結(jié)構(gòu)中的柵極絕緣層。例如，在某些晶體管組件設(shè)計中，高k柵極絕緣層可包括氧化鉭(Ta₂O₅)、氧化鉿(HfO₂)、氧化鋯(ZrO₂)、二氧化鈦(TiO₂)、氧化鋁(Al₂O₃)、硅酸鉿(HfSiO_x)及諸如此類。再者，一或多種非多晶硅金屬柵極電極材料（也就是，金屬柵極堆棧）可用在HK/MG配置中以便控制晶體管的工函數(shù)。這些金屬柵極電極材料可包括例如一或多層鈦(Ti)、氮化鈦(TiN)、鈦鋁(TiAl)、鋁(Al)、氮化鋁(AlN)、鉭(Ta)、氮化鉭(TaN)、碳化鉭(TaC)、鉭碳氮化物(TaCN)、鉭硅氮化物(TaSiN)、碳化鉭(TaSi)及諸如此類。

已用于形成具有高k/金屬柵極結(jié)構(gòu)的晶體管的一種熟知的處理方法為所謂的「柵極后制」或「替換柵極」技術(shù)。第1A至1D圖描述一種使用柵極后制技術(shù)形成HK/MG替換柵極結(jié)構(gòu)的描述性先前技術(shù)方法。如圖1A所示，制程包括在淺溝槽隔離結(jié)構(gòu)11所界定主動區(qū)中半導(dǎo)體襯底10之上形成基本晶體管結(jié)構(gòu)100。裝置100于圖1A中所示的制造點包括犧牲柵極絕緣層12、虛設(shè)(dummy)或犧牲柵極電極14、側(cè)壁隔離物16、一層絕緣材料17以及在襯底10上形成的源極/漏極區(qū)18。裝置100的各種組件和結(jié)構(gòu)可使用各種不同材料并且通過實施各種已知技術(shù)予以形成。例如，犧牲柵極絕緣層12可由多晶硅所組成，側(cè)壁隔離物16可由硅氮化物所組成以及該層絕緣材料17可由二氧化硅所組成。源極/漏極區(qū)18可由使用已知掩模及離子布植技術(shù)予以布植到襯底10內(nèi)的布植摻質(zhì)材料（NMOS裝置用N型摻質(zhì)和PMOS裝置用P型摻質(zhì)）所組成。當(dāng)然，本領(lǐng)域技術(shù)人員將知道存在為了清楚未在圖式中描述的晶體管100其它特征。例如，通常在高效能PMOS晶體管中發(fā)現(xiàn)的各種硅/鍺層或區(qū)域以及未在圖式中描述的所謂暈圈布植區(qū)。于圖1A中所述制造點，已形成裝置100各種結(jié)構(gòu)并且已實施化學(xué)機械研磨制程(CMP)以移除犧牲柵極電極14之上的任何材料（如硅氮化物組成的保護(hù)帽層（圖未示））以至于至少可移除犧牲柵極電極14。