[發明專利]半導體存儲器件及用于控制半導體存儲器件的方法

無效

• 申請號: 201310359006.3
• 申請日: 2013-08-16
• 公開（公告）號: CN103632716A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 小澤敬
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 康建峰;苗迎華

技術領域

本發明涉及一種半導體存儲器件以及一種用于控制半導體存儲器件的方法。

背景技術

靜態隨機存取存儲器（SRAM）是一種類型的半導體存儲器件。SRAM包括存儲數據的存儲單元。存儲單元按照矩陣形式來設置。SRAM包括沿著存儲單元的行方向延伸的多個字線和沿著存儲單元的列方向延伸的多個位線對。每個存儲單元耦接至相應的字線和相應的位線對。

SRAM響應于地址信號來激活一條字線。該字線的激活將所訪問的晶體管接通。SARM還響應于該地址信號選擇一個位線對。耦接至接通的訪問晶體管和所選擇的位線對的存儲單元變為訪問目標。SRAM對所訪問的存儲單元執行寫操作和讀取操作。

如上所述，沿著行方向排列的存儲單元被耦接至相應的一條字線。因此，當一條字線被激活時，耦接至該字線的存儲單元的存儲節點被耦接至相應的位線對。在耦接至所激活的字線的這些存儲單元中，耦接至非選擇位線對的存儲單元的存儲節點處的電勢可能被相應的位線對處的電勢反轉。即，耦接至非選擇位線對的存儲單元中的存儲數據可能被破壞。

為了避免數據破壞，WO2009/041471描述了讀出放大器（sense?amplifier）至每個位線對的耦接。在該方法中，例如在寫操作期間，讀出放大器將每個位線對處的電勢設置成高電勢側的電源電壓和低電勢側的電源電壓。然后，寫放大器根據輸入數據來改變所選擇的位線對處的電勢。以此方式，使用讀出放大器以使得每個位線對處的電勢對應于由存儲單元保持的電平。這防止了存儲單元的數據反轉。

但是在上述方法中，讀出放大器被耦接至每個位線對，并且無論何時執行讀操作或寫操作所有的讀出放大器都被驅動。這增加了半導體存儲器件的功耗。

發明內容

本公開內容的一個方面是一種包括有多個字線的半導體存儲器件。多個位線對與所述字線交叉。對應于所述字線和所述位線對交叉的位置來設置多個存儲單元。字線驅動器是對應于所述字線之一來布置的。所述字線驅動器輸出第一電壓或輸出高于所述第一電壓的第二電壓。電勢檢測電路對應于至少一個所述位線對來布置。所述電勢檢測電路檢測所述至少一個位線對處的電勢并且生成檢測信號。字線電壓調節電路根據來自所述電勢檢測電路的檢測信號將所述字線驅動器的輸出電壓從所述第一電壓改變至所述第二電壓。讀出放大器對所述位線對中的所選擇用于訪問的一個位線對的電勢差進行放大。

根據以上方面，減小了存儲單元中的數據破壞。

附圖說明

通過參考以下目前優選的實施方式及附圖的描述可以最佳地理解實施方式及其目標和優點，其中：

圖1是第一實施方式中的半導體存儲器件的框圖；

圖2是第一實施方式中的半導體存儲器件的部分電路圖；

圖3是示出了第一實施方式中的半導體存儲器件的操作的波形圖；

圖4是示出了第一實施方式中的半導體存儲器件的操作的波形圖；

圖5是第二實施方式中的半導體存儲器件的部分電路圖；

圖6是示出了第二實施方式中的半導體存儲器件的操作的波形圖；

圖7是示出了第二實施方式中的半導體存儲器件的操作的波形圖；

圖8是第三實施方式中的半導體存儲器件的框圖；

圖9是第三實施方式中的半導體存儲器件的部分電路圖；

圖10是示出了第三實施方式中的半導體存儲器件的操作的波形圖；

圖11是示出了第三實施方式中的半導體存儲器件的操作的波形圖；

圖12是第四實施方式中的半導體存儲器件的部分電路圖；

圖13是示出了第四實施方式中的半導體存儲器件的操作的波形圖；以及

圖14是示出了第四實施方式中的半導體存儲器件的操作的波形圖。

具體實施方式

現將參考圖1至圖4描述第一實施方式。

如圖1所示，半導體存儲器件10基于寫使能信號WE、時鐘信號CLK、行地址信號RA和列地址信號CA來對選擇作為訪問對象的存儲單元執行寫操作和讀操作。

寫使能信號WE和時鐘信號CLK被提供給內部控制信號生成電路11，并且行地址信號RA和列地址信號CA被提供給第一解碼器12。時鐘信號CLK是給定周期的脈沖信號。當將數據寫入半導體存儲器件10時寫使能信號WE被激活。內部控制信號生成電路11基于寫使能信號WE和時鐘信號CLK生成解碼器控制信號DEC、寫放大器控制信號WAE和讀出放大器控制信號SAE。