[發(fā)明專利]磁阻存儲設(shè)備的架構(gòu)

無效

• 申請?zhí)枺?/td>: 201310357364.0
• 申請日: 2013-08-16
• 公開（公告）號: CN103594107A
• 公開（公告）日: 2014-02-19
• 發(fā)明（設(shè)計）人: 李在永;姜奉辰;黃正花;廉基雄;金永官;孫東賢
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C8/08;G11C11/16
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 張泓

對相關(guān)申請的交叉引用

本申請要求于2012年8月17日提交的韓國專利申請No.10-2012-0090299的優(yōu)先權(quán)，通過引用將其公開的全部內(nèi)容合并于此

技術(shù)領(lǐng)域

各種示例性實(shí)施例涉及一種存儲設(shè)備，并且更具體地，涉及一種包括自旋轉(zhuǎn)移扭矩型磁阻隨機(jī)存取存儲器（STT-MRAM）單元的磁阻存儲設(shè)備。

背景技術(shù)

隨著半導(dǎo)體產(chǎn)品的體積的減少，日益需要增加半導(dǎo)體產(chǎn)品的數(shù)據(jù)處理量。因此，希望提高用于半導(dǎo)體產(chǎn)品的存儲設(shè)備的操作速度和集成密度。為了滿足這些需求，例如，已經(jīng)提出被配置為使用電阻隨著磁性體的極性而變化來提供存儲器功能的磁阻隨機(jī)存取存儲器（MRAM）。

近來，已經(jīng)對于實(shí)現(xiàn)被優(yōu)化用于包括MRAM單元的高速低功耗移動設(shè)備的半導(dǎo)體存儲設(shè)備的方法進(jìn)行研究。

發(fā)明內(nèi)容

本發(fā)明提供了一種磁阻隨機(jī)存取存儲設(shè)備（MRAM）的架構(gòu)，其可以優(yōu)化MRAM的操作特性，并且提高M(jìn)RAM的元件的集成密度。

根據(jù)一個實(shí)施例，半導(dǎo)體存儲設(shè)備包括行譯碼器、列譯碼器、多個子單元塊、多個位線讀出放大器區(qū)域、多個子字線驅(qū)動器、以及位線連接控制器。行譯碼器被配置為譯碼行地址和驅(qū)動全局字線驅(qū)動信號。列譯碼器被配置為譯碼列地址和驅(qū)動列選擇信號以選擇特定的位線。多個子單元塊中的每一個包括：多個位線、多個字線、以及連接到多個位線和多個字線的多個存儲單元。位線讀出放大器區(qū)域中的每一個包括位線讀出放大器，且沿第一方向被布置在兩個子單元塊之間，并且位線讀出放大器中的每一個被配置為讀出和放大對應(yīng)位線的數(shù)據(jù)。子字線驅(qū)動器中的每一個沿與第一方向垂直的第二方向被布置在兩個子單元塊之間，并且被配置為響應(yīng)于全局字線驅(qū)動信號來驅(qū)動對應(yīng)字線。分別響應(yīng)于列選擇信號的第一和第二列選擇信號，位線連接控制器中的每一個將相應(yīng)的第一位線電耦接到對應(yīng)的第一和第二局部輸入/輸出（I/O）線。

根據(jù)另一個實(shí)施例，一種半導(dǎo)體存儲設(shè)備包括多個單元塊、行譯碼器、列譯碼器、多個位線讀出放大器區(qū)域。單元塊中的每一個包括與沿第一方向延伸的多個位線和沿垂直于第一方向的第二方向延伸的多個字線連接的多個存儲單元。行譯碼器被配置為譯碼行地址，并且驅(qū)動字線上的字線驅(qū)動信號。列譯碼器被配置為譯碼列地址，并且驅(qū)動列選擇線上的列選擇信號。位線讀出放大器區(qū)域中的每一個包括沿第一方向被布置在單元塊之間的位線讀出放大器。位線讀出放大器區(qū)域的第一位線讀出放大器區(qū)域包括第一P區(qū)和第一N區(qū)。第一P區(qū)包括沿第一方向布置的多個PMOS晶體管。第一N區(qū)包括沿第一方向上布置、并且在第二方向上與第一P區(qū)間隔開的多個NMOS晶體管。

根據(jù)又一實(shí)施例，一種半導(dǎo)體存儲設(shè)備包括第一阱中的存儲單元區(qū)域、行譯碼器、列譯碼器、子字線驅(qū)動器、位線讀出放大器、以及第二和第三阱。存儲單元區(qū)域包括連接到多個字線和多個位線的多個存儲單元，其中，存儲單元被形成在作為第一類型阱的第一阱中。行譯碼器被配置為譯碼行地址和輸出全局字線驅(qū)動信號。列譯碼器被配置為譯碼列地址和輸出列選擇信號。行譯碼器和列譯碼器被布置在外圍電路區(qū)域中。子字線驅(qū)動器被配置為響應(yīng)于全局字線驅(qū)動信號來輸出各個字線驅(qū)動信號。位線讀出放大器包括多個PMOS和NMOS晶體管。子字線驅(qū)動器和位線讀出放大器被布置在核心電路區(qū)域中。作為第二類型阱的第二阱與第一類型阱不同，并且被布置為與第一阱的第一側(cè)相鄰。第三阱是第二類型阱，并且被布置為和與第一側(cè)相對的第一阱的第二側(cè)相鄰。第一阱包括連接到第一電壓端的第一阱偏置區(qū)域。第二和第三阱中的每一個分別包括連接到第二和第三電壓端的第二和第三偏置區(qū)域。第一電壓端被配置為接收與由第二和第三電壓端中的每一個所接收的不同的第一電壓電平。第一至第三阱被布置在作為第二類型阱的第四阱上。

附圖說明

參考附圖，從下面的詳細(xì)描述中，示例性實(shí)施例將被更清楚地理解，在附圖中：

圖1是根據(jù)一些實(shí)施例的磁阻存儲設(shè)備的框圖；

圖2是在根據(jù)一些實(shí)施例的圖1的磁阻存儲設(shè)備中包括的存儲單元陣列的示例的電路圖；

圖3是根據(jù)一些實(shí)施例的構(gòu)成圖2的存儲單元陣列的磁阻存儲單元的示例的電路圖；

圖4是根據(jù)一個實(shí)施例的圖3的磁阻存儲單元的三維圖；

圖5和圖6是示出根據(jù)一些實(shí)施例的、由于寫入數(shù)據(jù)而導(dǎo)致的磁隧道結(jié)（MTJ）元件的磁化方向的視圖；

圖7是示出根據(jù)一個實(shí)施例的MTJ元件的寫操作的視圖；

圖8到圖12是根據(jù)一些實(shí)施例的、在圖2的存儲單元陣列中包括的MTJ元件的視圖；

圖13示出根據(jù)一些實(shí)施例的、構(gòu)成磁阻存儲設(shè)備的半導(dǎo)體存儲器芯片的示例性布局；