[發明專利]一種帶電源噪聲隔離的芯片封裝結構

有效

• 申請號: 201310341982.6
• 申請日: 2013-08-07
• 公開（公告）號: CN103414316A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 李寶霞
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H02M1/00
• 分類號: H02M1/00
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 王愛偉

技術領域

本發明涉及半導體封裝領域，尤其涉及一種帶電源噪聲隔離的芯片封裝結構。

背景技術

隨著電子裝置的尺寸減小，可以通過在一個半導體封裝中堆疊多個芯片或堆疊多個單獨的半導體封裝來實現高集成密度。近來，針對移動電子設備應用等已經引進了堆疊式半導體封裝。所述堆疊式半導體封裝的一種是將邏輯封裝器件和存儲器封裝器件堆疊設置的堆疊封裝(POP)。利用POP技術，可以在一個半導體封裝中包括不同類型的半導體芯片。

由于同一封裝中各個芯片片間距縮小到幾十微米，相互電源噪聲干擾增大；特別是當除包含數字芯片外，還包含RF芯片、模擬芯片或微傳感芯片時，情況更為復雜，例如RF芯片是一個強干擾源，而模擬芯片或微傳感芯片又對干擾極為敏感。為同一封裝中各個芯片提供純凈高效的供電成為一個棘手的問題，既要保證電源分配網絡（PDN）在超寬帶頻率范圍內對各個芯片提供低輸入阻抗以抑制各個芯片產生電源噪聲，又要保證電源分配網絡（PDN）在超寬帶頻率范圍內提供各個芯片間足夠的隔離以抑制各個芯片產生的電源噪聲在芯片間的傳播和干擾，同時還要提供對外來電源噪聲的隔離以避免封裝外部產生的電源噪聲對封裝內各個芯片的影響。

目前，對PCB主板的電源完整性問題研究較多，在PCB主板上抑制電源噪聲傳播的方法有在電源/地平面采用電磁帶隙（EBG）結構，在電源/地平面間引入一層電磁吸收的鐵氧體材料，或將EBG結構和鐵氧體材料相結合，還有采用電源/地平面間的λ/4周期排列通孔對來抑制電源和地平面間平面共振，從而抑制PCB板上的電源噪聲傳播。其中EBG結構同PCB板工藝兼容，并且可以將EBG結構設計到PCB板電源分配網絡（PDN）中，通過設計合適的EBG結構形狀可以實現較寬帶寬的隔離，同時改變EBG結構的尺寸可以調節其工作頻率，電磁帶隙（EBG）結構通常包括蘑菇型（MT-EBG）和平面型（PT-EBG）。上述電磁帶隙（EBG）結構顯示當其工作頻率在1～10GHz范圍時，其一個周期的尺寸約30mm×30mm左右，比整個封裝的面積都大，顯然對封裝基板或插入板來說不適用。

發明內容

本部分的目的在于概述本發明的實施例的一些方面以及簡要介紹一些較佳實施例。在本部分以及本申請的說明書摘要和發明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發明名稱的目的模糊，而這種簡化或省略不能用于限制本發明的范圍。

鑒于上述和/或現有半導體封裝中存在的問題，提出了本發明。

因此，本發明的目的是提出一種帶電源噪聲隔離的芯片封裝結構，該封裝結構能夠有效解決芯片封裝（包括二維和三維封裝）中電源噪聲的寬帶寬、深隔離度的隔離問題，其包括封裝內的芯片與封裝外部供電網絡間的電源噪聲隔離、二維多芯片封裝中芯片間的電源噪聲隔離，以及三維POP（packaging-on-packaging）和PIP（packaging-in-packaging）中芯片間的電源噪聲隔離。

為解決上述技術問題，本發明提供了如下技術方案：一種帶電源噪聲隔離的芯片封裝結構，包括，第一封裝元件，其包括具有相對的第一表面和第二表面的第一基板和安裝于第一基板的第一表面上的第一半導體芯片；所述第一基板設置有第一整體隔離功能結構；所述第一整體隔離功能結構包括第一電磁帶隙結構、第一電感裝置以及第一蓄能裝置。

作為本發明所述帶電源噪聲隔離的芯片封裝結構的一種優選方案，其中：該結構還包括，第二封裝元件，其包括具有相對的第一表面和第二表面的第二基板和安裝于第二基板的第二表面上的第二半導體芯片；所述第二基板設置有第二整體隔離功能結構；所述第二整體隔離功能結構包括第二電磁帶隙結構、第二電感裝置以及第二蓄能裝置。

作為本發明所述帶電源噪聲隔離的芯片封裝結構的一種優選方案，其中：所述第一基板上設有第一平面型電源分配層；所述第二基板上設有第二平面型電源分配層；所述第一平面型電源分配層由第一地平面、第一電源平面和第一高介電常數介質層構成；所述第二平面型電源分配層由第二地平面、第二電源平面和第二高介電常數介質層構成；所述第一高介電常數介質層位于所述第一地平面和所述第一電源平面之間；所述第二高介電常數介質層位于所述第二地平面和所述第二電源平面之間；所述第一平面型電源分配層和第二平面型電源分配層承載一個供電電壓。