[發明專利]一種生成上電復位信號的方法及其電路

有效

• 申請號: 201310341906.5
• 申請日: 2013-08-07
• 公開（公告）號: CN104345849B
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 耿嘉;樊平;劉明
• 申請（專利權）人: 京微雅格（北京）科技有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24;H03K17/22
• 代理公司: 北京億騰知識產權代理事務所11309
• 代理人: 陳霽

技術領域

本發明涉及集成電路技術，尤其涉及一種生成上電復位信號的方法及其電路。

背景技術

FPGA（Field－Programmable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

許多針對FPGA的應用設計需要從一個確定的初始態開始工作，因此需要依賴于FPGA芯片的上電復位功能。上電復位是在FPGA電路接通電源時產生的一個復位信號，用于初始化芯片的全部寄存器，使之從一個已知的穩定的初始態開始工作。現有的FPGA電路的上電復位實現方式各有不同，甚至有此FPGA電路根本沒有上電復位功能，或者上電復位功能并不穩定，從而使得一個依賴于上電復位功能的FPGA應用設計很難實現跨平臺的移植。

發明內容

本發明的目的在于提供一種在原有的FPGA應用設計基礎上添加一部分硬件邏輯的方式來實現上電復位功能。

為了實現上述目的，一方面，本發明提供了一種生成上電復位信號的方法，應用于包括多個串行連接的查找表的電路中，該方法步驟包括：

在所述電路上電后，所述多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出；

配置所述首個查找表，將其輸出電平由第一電平改變為第二電平，所述首個查找表輸出的第二電平在經過多個串行連接的查找表的傳遞之后到達末尾查找表，并通過所述上電復位輸出端輸出。

另一方面，本方面提供了一種生成上電信號的電路，該電路包括：

多個串行連接的查找表，所述多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出；

配置模塊，用于配置所述首個查找表，將其輸出電平由第一電平改變為第二電平，所述第二電平在經過多個串行連接的查找表的傳遞之后到達末尾查找表，并通過所述上電復位輸出端輸出。

根據本發明，能夠確保依賴于上電復位功能的FPGA應用設計的跨平臺可移植性。

附圖說明

圖1為本發明實施例提供的一種生成上電復位信號的電路結構框圖；

圖2為圖1所示電路的上電復位信號輸出示意圖；

圖3為本發明實施例提供的另一種生成上電復位信號的電路結構框圖；

圖4為圖3所示電路的上電復位信號輸出示意圖；

圖5為本發明實施例提供的一種4輸入查找表；

圖6為圖5所示查找表對應的真值表；

圖7為本發明實施例提供的一種生成上電復位信號的方法流程示意圖。

具體實施方式

通過以下結合附圖以舉例方式對本發明的實施方式進行詳細描述后，本發明的其他特征、特點和優點將會更加明顯。

圖1為本發明實施例提供的一種生成上電復位信號的電路結構框圖。如圖1所示，該電路包括八個串行連接的查找表（Look-Up-Table,LUT），其中，末尾查找表的輸出端與上電復位輸出端連接。本發明實施例提供的的LUT是一個有4位地址線的16*1的RAM（Random Access Memory,隨機存儲器），以及配置電路（圖中未示出）。通過配置電路對查找表的配置，被配置的查找表可以始終輸出高電平或低電平，或者通過對查找表的配置，被配置的查找表可以實現緩沖器功能或反相器功能。

在一個實施例中，假設查找表的上電初始輸出為低電平，FPGA電路的上電復位信號是低電平有效。在FPGA電路上電后，所述多個串行連接的查找表初始輸出電平為低電平，因此，通過上電復位輸出端輸出的上電復位信號也是低電平。通過配置首個查找表后，使首個查找表始終輸出高電平，當首個查找表輸出的高電平經過一段時間（一般約為幾十納秒）后會經過多個實現緩沖器功能的查找表傳遞到末尾查找表，并通過上電復位輸出端輸出，此時上電復位輸出端輸出的上電復位信號由低電平跳變為高電平，如圖2所示。在上電復位輸出端輸出的上電復位信號為低電平的這段時間即為上電復位信號的有效時間段，該時間段可用于初始化FPGA電路中使用到的寄存器；當上電復位輸出端輸出的上電復位信號跳變為高電平時，即完成上電復位功能。