[發明專利]一種U型圍柵隧穿晶體管器件及其制造方法

有效

• 申請號: 201310340583.8
• 申請日: 2013-08-06
• 公開（公告）號: CN103413829B
• 公開（公告）日: 2018-04-27
• 發明（設計）人: 王瑋;張春敏;王鵬飛;孫清清;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海正旦專利代理有限公司31200
• 代理人: 陸飛,盛志范

技術領域

本發明屬于半導體器件技術領域，具體涉及一種隧穿晶體管器件及其制造方法。

背景技術

近年來，以硅集成電路為核心的微電子技術得到了迅速的發展，集成電路芯片的發展基本上遵循摩爾定律，即半導體芯片的集成度以每18個月翻一番的速度增長。可是隨著半導體芯片集成度的不斷增加，MOS（金屬-氧化物-半導體）晶體管的溝道長度也在不斷的縮短，當MOS晶體管的溝道長度變得非常短時，短溝道效應會使半導體芯片性能劣化，甚至無法正常工作。

解決上述問題的方案之一就是采用隧穿場效應晶體管（TFET）結構，TFET器件本質上為一個有柵控的反偏PIN二極管。一個典型的平面溝道的TFET器件沿溝道長度方向的截面圖如圖1所示，它包括在半導體襯底101之上形成的柵介質層104和多晶硅柵極105、以及在襯底101內所述柵極的兩側分別形成的N⁺摻雜區102和P⁺摻雜區103。其中，N⁺摻雜區102為器件的漏區，工作時加正向偏置，P⁺摻雜區103為器件的源區，工作時加負向偏置。

TFET器件是一種漏電流非常小的晶體管，可以進一步縮小電路的尺寸、并大大降低芯片的功耗，在小尺寸器件上具有非常好的應用前景，但是TFET器件有著驅動電流小的瓶頸，這限制了TFET器件的廣泛應用。

發明內容

有鑒于此，本發明的目的在于提出一種U型的圍柵隧穿晶體管器件，能夠在降低隧穿晶體管漏電流的同時，還能提高其驅動電流，適于20納米以下工藝，本發明還提供該U型的圍柵隧穿晶體管器件的制造方法。

本發明提出的U型圍柵隧穿晶體管器件，包括：

一個具有第一種摻雜類型的半導體襯底；

在所述半導體襯底內形成的具有第一種摻雜類型的源區和具有第二種摻雜類型的漏區；

在所述半導體襯底內、介于所述源區與漏區之間形成的U型凹槽；

在所述半導體襯底內、所述U型凹槽的底部形成的U型溝道區；

覆蓋所述U型凹槽形成的柵介質層，且在器件的溝道長度方向的兩側所述柵介質層包圍所述U型溝道區和所述源區；

覆蓋所述柵介質層形成的柵電極，且在器件的溝道長度方向的兩側所述柵電極包圍所述U型溝道區和所述源區。

如上所述的U型的圍柵隧穿晶體管器件，所述的第一種摻雜類型為n型，所述的第二種摻雜類型為p型；或者，所述的第一種摻雜類型為p型，所述的第二種摻雜類型為n型。

本發明還提出上述U型的圍柵隧穿晶體管器件的制造方法，具體步驟包括：

在提供的半導體襯底中形成淺溝槽隔離結構；

在所形成結構的暴露表面上淀積一層氮化硅，并通過光刻工藝和刻蝕工藝形成圖形；

以所述氮化硅薄膜為掩膜、在所述半導體襯底中形成具有第一種摻雜類型的摻雜區；

在所形成結構的暴露表面上淀積一層氧化硅，并通過光刻工藝定義出器件源區的位置，然后濕法刻蝕所淀積的氧化硅薄膜，此時淺溝槽隔離結構也會被部分刻蝕掉；

以氮化硅薄膜和刻蝕后剩余的氧化硅薄膜為掩膜干法刻蝕所述的半導體襯底；

濕法刻蝕暴露出的硅襯底以形成U型凹槽；

刻蝕掉氮化硅薄膜；

在暴露出的半導體襯底表面生長柵氧化層；

覆蓋所述柵氧化層形成器件的柵電極；

通過光刻工藝和刻蝕工藝定義出器件漏區的位置；

在所述半導體襯底內形成具有第二種摻雜類型的漏區。

如上所述的U型的圍柵隧穿晶體管器件的制造方法，所述的第一種摻雜類型為n型，所述的第二種摻雜類型為p型；或者，所述的第一種摻雜類型為p型，所述的第二種摻雜類型為n型。

本發明的U型的圍柵隧穿晶體管器件將多柵結構與U型溝槽結構結合在一起，使柵電極在三個方向包裹住電流溝道，可以得到更小的關斷電流，同時，使柵電極包圍源區，增加了源區和柵電極重疊的面積，進而增加了線性隧穿的面積，從而可以得到更大的開啟電流。

本發明U型的圍柵隧穿晶體管器件的加工方法借鑒了FinFET（Fin Field-Effect Transistor，鰭式場效晶體管)的加工工藝并加以改進：先刻蝕掉部分淺溝槽隔離結構來留出形成柵氧化層和柵電極的位置，然后再通過干法刻蝕和濕法刻蝕工藝來形成器件的U型凹槽。本方法利用比較成熟的加工工藝，使得U型的圍柵隧穿晶體管器件方便制造，可以得到更廣泛的應用。

附圖說明