[發明專利]用于在串行數據信號中對準和減少歪斜的技術

有效

• 申請號: 201310340176.7
• 申請日: 2013-08-01
• 公開（公告）號: CN103577373A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: R·文卡塔;H·呂;A·扎利茲亞克
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;H03K5/01
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種電路，包括：

第一對準器電路，其可操作用于將第一輸入串行數據信號與第一控制信號對準，以生成第一對準串行數據信號；

第二對準器電路，其可操作用于將第二輸入串行數據信號與所述第一控制信號對準，以生成第二對準串行數據信號；以及

去歪斜電路，其可操作用于減少所述第一對準串行數據信號與所述第二對準串行數據信號之間的歪斜，以生成第一輸出串行數據信號和第二輸出串行數據信號。

2.根據權利要求1所述的電路，其中所述第一對準器電路包括：

第一存儲電路，其可操作用于響應于所述第一控制信號和第二控制信號而存儲所述第一輸入串行數據信號的值作為第一存儲信號；

第二存儲電路，其可操作用于響應于所述第一控制信號和所述第二控制信號而存儲所述第一存儲信號的值作為第二存儲信號；

第一復用器電路，其可操作用于在復用輸入處接收所述第二存儲信號，并且基于所述第一存儲信號和所述第二存儲信號來選擇第一選擇信號；以及

第三存儲電路，其可操作用于響應于所述第一控制信號而存儲所述第一選擇信號作為所述第一對準串行數據信號。

3.根據權利要求2所述的電路，其中所述第二對準器電路包括：

第四存儲電路，其可操作用于響應于所述第一控制信號和所述第二控制信號而存儲所述第二輸入串行數據信號的值作為第三存儲信號；

第五存儲電路，其可操作用于響應于所述第一控制信號和所述第二控制信號而存儲所述第三存儲信號的值作為第四存儲信號；

第二復用器電路，其可操作用于在復用輸入處接收所述第四存儲信號，并且基于所述第三存儲信號和所述第四存儲信號來選擇第二選擇信號；以及

第六存儲電路，其可操作用于響應于所述第一控制信號而存儲所述第二選擇信號作為所述第二對準串行數據信號。

4.根據權利要求2所述的電路，其中所述第一對準器電路還包括：

控制電路，其可操作用于按照訓練模式在所述第一輸入串行數據信號中生成的脈沖期間，引起所述第一復用器電路選擇所述第二存儲信號中的、指示所述第一輸入串行數據信號的預定值的其中一個第二存儲信號作為所述第一選擇信號。

5.根據權利要求1所述的電路，其中所述去歪斜電路包括可操作用于存儲所述第一對準串行數據信號的值的第一移位寄存器和可操作用于存儲所述第三對準串行數據信號的值的第二移位寄存器。

6.根據權利要求5所述的電路，其中所述去歪斜電路還包括：

檢測器電路，其可操作用于基于存儲于所述第一移位寄存器中的第一存儲信號并且基于存儲于所述第二移位寄存器中的第二存儲信號，來生成第一選擇信號和第二選擇信號；

第一復用器電路，其可操作用于基于所述第一選擇信號，來提供存儲于所述第一移位寄存器中的所述第一存儲信號之一作為所述第一輸出串行數據信號；以及

第二復用器電路，其可操作用于基于所述第二選擇信號，來提供存儲于所述第二移位寄存器中的所述第二存儲信號之一作為所述第二輸出串行數據信號。

7.根據權利要求2所述的電路，還包括：

計數器電路，其可操作用于響應于時鐘信號而生成計數信號；

第一比較器電路，其可操作用于基于所述計數信號和第一參考信號來生成所述第一控制信號；以及

第二比較器電路，其可操作用于基于所述計數信號和第二參考信號來生成所述第二控制信號，其中所述第一控制信號和所述第二控制信號是周期信號。

8.根據權利要求1所述的電路，其中所述電路在耦合到插入器的第一集成電路裸片中，并且其中通過所述插入器中的導線從第二集成電路裸片向所述第一集成電路裸片串行傳送所述第一輸入串行數據信號和所述第二輸入串行數據信號。

9.一種方法，包括：

將第一輸入串行數據信號與第一控制信號對準，以生成第一對準串行數據信號；

將第二輸入串行數據信號與所述第一控制信號對準，以生成第二對準串行數據信號；并且

減少所述第一對準串行數據信號與所述第二對準串行數據信號之間的歪斜，以生成第一輸出串行數據信號和第二輸出串行數據信號。