[發明專利]柵極驅動電路

有效

• 申請號: 201310339509.4
• 申請日: 2013-08-06
• 公開（公告）號: CN104347044B
• 公開（公告）日: 2017-07-21
• 發明（設計）人: 曾俊欽;李雅雯;林溫哲;潘擴文
• 申請（專利權）人: 瀚宇彩晶股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京中譽威圣知識產權代理有限公司11279
• 代理人: 王正茂,叢芳

1.一種柵極驅動電路，其特征在于，是用以驅動m條掃描線，m為正整數，分別為第一條掃描線至第m條掃描線，該柵極驅動電路至少包括：

m個驅動電路單元，分別為第一驅動電路單元至第m驅動電路單元，分別耦接該第一條掃描線至該第m條掃描線，其中該m個驅動電路單元分別產生第一掃描信號至第m掃描信號來分別驅動該第一條掃描線至該第m條掃描線；

一第一啟始信號、一第二啟始信號、第一時脈信號、一第二時脈信號、一第三時脈信號以及一第四時脈信號耦接該m個驅動電路單元，其中每一該第一啟始信號和該第二啟始信號為一脈沖寬度為T/2的脈沖信號，每一該第一時脈信號、該第二時脈信號、該第三時脈信號以及該第四時脈信號具有周期T，

其中，該第一驅動電路單元、該第二驅動電路單元、該第(m-1)驅動電路單元和該第m驅動電路單元具有相同的電路結構，

該第三驅動電路單元和該第(m-2)驅動電路單元具有相同的電路結構，

該第四驅動電路單元至該第(m-3)驅動電路單元具有相同的電路結構，

當正向掃描時，該第一啟始信號、該第三時脈信號、該第四時脈信號、該第一時脈信號以及該第二時脈信號依序產生，其中該第三時脈信號落后該第一啟始信號T/4周期產生、該第四時脈信號落后該第三時脈信號T/4周期產生、該第一時脈信號落后該第四時脈信號T/4周期產生，以及該第二時脈信號落后該第一時脈信號T/4周期產生，

每一該m個驅動電路單元包括：

一第一拉高電路，耦接一節點以及一第一輸入信號間，根據該第一輸入信號以及一第二輸入信號改變該節點電位；

一第二拉高電路，耦接該節點以及一第三輸入信號間，根據該第三輸入信號以及一第四輸入信號改變該節點電位；

一輸出電路，耦接一掃描線以及一第五輸入信號間，根據該節點電位輸出該第五輸入信號作為該掃描線的掃描信號；

一第一拉低電路，耦接該掃描線以及一低位準電壓間，根據一第六輸入信號，將該掃描線電位拉低至該低位準電壓；以及

一第二拉低電路，耦接該節點以及該低位準電壓間，根據一第七輸入信號，將該節點電位拉低至該低位準電壓。

2.根據權利要求1所述的柵極驅動電路，其特征在于，當反向掃描時，該第二啟始信號、該第二時脈信號、該第一時脈信號、該第四時脈信號以及該第三時脈信號依序產生，其中該第二時脈信號落后該第二啟始信號T/4周期產生、該第一時脈信號落后該第二時脈信號T/4周期產生、該第四時脈信號落后該第一時脈信號T/4周期產生，以及該第三時脈信號落后該第四時脈信號T/4周期產生。

3.根據權利要求1所述的柵極驅動電路，其特征在于，每一該第三驅動電路單元至該第(m-2)驅動電路單元還包括：

一第三拉低電路，耦接該節點以及該低位準電壓間，根據一第八輸入信號，將該節點電位拉低至該低位準電壓。

4.根據權利要求3所述的柵極驅動電路，其特征在于，每一該第四驅動電路單元至該第(m-3)驅動電路單元還包括：

一第四拉低電路，耦接該節點以及該低位準電壓間，根據一第九輸入信號，將該節點電位拉低至該低位準電壓；以及

一第五拉低電路，耦接該節點以及該低位準電壓間，根據一第十輸入信號，將該節點電位拉低至該低位準電壓。

5.根據權利要求4所述的柵極驅動電路，其特征在于，該第二輸入信號為該第h時脈信號，h＝1+mod(n/4)，該第四輸入信號為該第i時脈信號，i＝1+mod((n+2)/4)，該第五輸入信號為該第j時脈信號，j＝1+mod((n+1)/4)，以及該第六輸入信號為該第k時脈信號，k＝1+mod((n+3)/4)，其中n＝1～m。

6.根據權利要求5所述的柵極驅動電路，其特征在于，在該第一驅動電路單元中，該第一輸入信號為該第一啟始信號，該第三輸入信號為該第二掃描信號，以及該第七輸入信號為該第四掃描信號。

7.根據權利要求5所述的柵極驅動電路，其特征在于，在該第二驅動電路單元中，該第一輸入信號為該第一掃描信號，該第三輸入信號為該第三掃描信號，以及該第七輸入信號為該第五掃描信號。

8.根據權利要求5所述的柵極驅動電路，其特征在于，在該第三驅動電路單元中，該第一輸入信號為該第二掃描信號，該第三輸入信號為該第四掃描信號，該第七輸入信號為該第六掃描信號，以及該第八輸入信號為該第一啟始信號。