[發明專利]芯片封裝結構的制作方法

有效

• 申請號: 201310336975.7
• 申請日: 2013-08-05
• 公開（公告）號: CN104167369B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 潘玉堂;周世文
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 徐潔晶

技術領域

本發明是有關于一種封裝結構的制作方法，且特別是有關于一種芯片封裝結構的制作方法。

背景技術

目前在半導體工藝中，芯片封裝載板是經常使用的封裝元件之一。芯片封裝載板例如為一多層線路板，其主要是由多層線路層以及多層介電層交替疊合所構成。

一般而言，上述多層線路板以往是在一核心基板上下制作多層線路與多層介電層，且核心基板為具有一定厚度的載體。多層線路與多層介電層則以全加成法（fully?additive?process）、半加成法（semi-additive?process）、減成法（subtractive?process）或是其他適合的方法交替地堆疊于核心基板上。隨著電子元件薄型化，若無法有效地降低核心基板的厚度，勢必不利于降低芯片封裝結構的總厚度。核心基板的厚度因而需配合變薄，以配置在電子元件的有限空間內。然而，當核心基板的厚度縮減時，薄型化的核心基板由于剛性不足，因此容易增加基板工藝以及封裝工藝的困難度和不良率。

發明內容

本發明提供一種芯片封裝結構的制作方法，其制作出的芯片封裝結構不具有載板核心層結構，因而具有較薄的封裝厚度。

本發明提出一種芯片封裝結構的制作方法，其包括下列步驟。首先，提供一第一承載器。第一承載器包括一第一表面及一圖案化金屬層。圖案化金屬層設置于第一表面上。接著，形成一介電層于第一表面上，以覆蓋圖案化金屬層。接著，將第一承載器上的圖案化金屬層及介電層轉移至一第二承載器上。接著，設置多個芯片于圖案化金屬層上，使芯片電性連接圖案化金屬層。之后，形成一封裝膠體于第二承載器上，且封裝膠體覆蓋芯片、圖案化金屬層及介電層。接著，移除第二承載器。之后，切割芯片間的封裝膠體及介電層，以形成多個芯片封裝結構。

本發明提出一種芯片封裝結構的制作方法，其包括下列步驟。首先，提供一第一承載器。第一承載器包括一金屬層，設置于第一承載器上。接著，形成一介電層于金屬層上。將第一承載器上的金屬層及介電層轉移至一第二承載器上，其中介電層貼附第二承載器。接著，移除第一承載器以暴露出金屬層，且對金屬層進行一圖案化工藝，以形成一圖案化金屬層，圖案化金屬層包括多個導電跡線。之后，設置多個芯片于圖案化金屬層上，使芯片電性連接圖案化金屬層。接著，形成一封裝膠體于第二承載器上，且封裝膠體覆蓋芯片、圖案化金屬層以及介電層。之后，移除第二承載器。接著，切割芯片間的封裝膠體以及介電層，以形成多個芯片封裝結構。

基于上述，本發明先于第一承載器上形成圖案化金屬層及介電層，再將圖案化金屬層及介電層轉移至第二承載器上以進行后續的芯片接合、覆蓋封裝膠體等工藝，之后，再移除第二承載器并接續完成后續的芯片封裝工藝。此外，本發明亦可先于第一承載器上形成一金屬層以及介電層，再將金屬層及介電層轉移至第二承載器上，接著才對金屬層進行圖案化，并進行后續的芯片接合、覆蓋封裝膠體等工藝，之后，再移除第二承載器，以接續完成后續的芯片封裝工藝。如此，本發明的芯片封裝結構工藝即可制作出無載板核心層結構的芯片封裝結構，因而使芯片封裝結構的厚度得以降低。此外，本發明先以介電層結合圖案化金屬層，之后再形成覆蓋芯片、圖案化金屬層以及介電層的封裝膠體，借由此兩階段封膠作業，使本發明的芯片封裝結構具有兩種膠層，因此可通過選用兩種不同熱膨脹系數（coefficients?of?thermal?expansion，CTE）的膠材來調整芯片封裝結構翹曲的情形。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。

附圖說明

圖1A至圖1I是依照本發明的一實施例的一種芯片封裝結構的制作方法的剖面示意圖。

圖2A至圖2I是依照本發明的另一實施例的一種芯片封裝結構的制作方法的剖面示意圖。

圖3A至圖3I是依照本發明的另一實施例的一種芯片封裝結構的制作方法的剖面示意圖。

圖4A至圖4I是依照本發明的另一實施例的一種芯片封裝結構的制作方法的剖面示意圖。

【符號說明】

100、200、300、400：芯片封裝結構

100a、200a、300a、400a：球格陣列封裝

100b、200b、300b、400b：墊格陣列封裝

110、210、310、410：第一承載器

112、212、312：第一表面

120、220、320、420：金屬層