[發(fā)明專利]一種動平臺對地固定目標(biāo)異構(gòu)并行自動目標(biāo)識別器

有效

• 申請?zhí)枺?/td>: 201310336494.6
• 申請日: 2013-08-05
• 公開（公告）號: CN103544471A
• 公開（公告）日: 2014-01-29
• 發(fā)明（設(shè)計）人: 鐘勝;張?zhí)煨?/a>;高士英;桑紅石;顏露新;楊衛(wèi)東;王建輝;徐文輝;王斌;張釗釗;解濤
• 申請（專利權(quán)）人: 華中科技大學(xué)
• 主分類號: G06K9/00
• 分類號: G06K9/00
• 代理公司: 華中科技大學(xué)專利中心 42201
• 代理人: 朱仁玲

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字信號處理技術(shù)領(lǐng)域，更具體地，涉及一種動平臺對地固定目標(biāo)異構(gòu)并行自動目標(biāo)識別器。

背景技術(shù)

對地靜止目標(biāo)成像自動目標(biāo)識別屬于在復(fù)雜背景下對目標(biāo)進行識別的技術(shù)。地面背景非常復(fù)雜，街道、樹木、樓房等各種復(fù)雜的結(jié)構(gòu)和不同的灰度對目標(biāo)的識別造成了很大的困難。而且，目標(biāo)的陰影、云層的遮擋、是否逆光等各種條件對目標(biāo)的識別精度和識別的穩(wěn)定性帶來很大的影響。因此，對地靜止目標(biāo)成像自動目標(biāo)識別中采用的算法尤其復(fù)雜。

對地靜止目標(biāo)成像自動目標(biāo)識別系統(tǒng)需要處理的數(shù)據(jù)量大，算法復(fù)雜，這樣就對系統(tǒng)的軟硬件資源提出了很高的要求，特別是在動平臺體積功耗受限的情況下，系統(tǒng)的設(shè)計難度非常大。

隨著技術(shù)的發(fā)展、需求的增加，傳統(tǒng)的圖像處理系統(tǒng)的架構(gòu)越來越不能滿足或很難滿足設(shè)計的需求。研究更合理、更高效的成像自動目標(biāo)識別系統(tǒng)對在動平臺軟硬件計算資源有限和低功耗的要求條件下，提高目標(biāo)識別精度和系統(tǒng)實時性方面有非常重要的意義。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)的以上缺陷或改進需求，本發(fā)明提供了一種動平臺對地固定目標(biāo)異構(gòu)并行自動目標(biāo)識別器，其目的在于解決在動平臺軟硬件計算資源有限和低功耗的要求下，對復(fù)雜背景下的地面靜止目標(biāo)進行識別的技術(shù)問題。

為實現(xiàn)上述目的，本發(fā)明提供了一種動平臺對地固定目標(biāo)異構(gòu)并行自動目標(biāo)識別器，包括：交換式網(wǎng)絡(luò)與至少一個處理部件，所述處理部件與所述交換式網(wǎng)絡(luò)之間通過輸入FIFO接口、同步存儲器輸出接口以及控制線連接，所述交換式網(wǎng)絡(luò)用于動態(tài)鏈接不同的所述輸入FIFO接口和所述同步存儲器輸出接口，所述處理部件用于完成自動目標(biāo)識別過程中所需的各種算法功能，所述輸入FIFO用于緩存輸入的待處理圖像數(shù)據(jù)，所述同步存儲器輸出接口用于緩存待輸出的處理完的圖像數(shù)據(jù)，所述控制線用于在圖像數(shù)據(jù)傳輸過程中控制數(shù)據(jù)傳輸。

本發(fā)明采用了動態(tài)緩存結(jié)構(gòu)來鏈接不同的處理部件，輸入FIFO和同步存儲器輸出接口的使用有效地解決了不同數(shù)據(jù)寬度、不同數(shù)據(jù)速率、不同接口之間的差異引起的互聯(lián)問題。交換式網(wǎng)絡(luò)的使用在保證不同處理部件之間的動態(tài)全互聯(lián)的同時，減少了資源消耗，提高了系統(tǒng)的資源利用效率。

優(yōu)選的，所述處理部件包括現(xiàn)場可編程門陣列(Field?Programmable?Gate?Array,FPGA)模塊，以及非均勻校正片上系統(tǒng)(System?on?Chip,SoC)模塊、旋轉(zhuǎn)專用集成電路(Application?Specific?Integrated?Circuit,ASIC)模塊、多級濾波ASIC模塊、輪廓跟蹤與標(biāo)記ASIC模塊、數(shù)字信號處理器(Digital?Signal?Processor,DSP)模塊中的至少一種、其中：

所述非均勻校正SoC模塊、所述旋轉(zhuǎn)ASIC模塊、所述多級濾波ASIC模塊、所述DSP模塊、所述輪廓跟蹤與標(biāo)記ASIC模塊分別通過所述交換式網(wǎng)絡(luò)與所述FPGA模塊相連，所述FPGA模塊提供各模塊之間的數(shù)據(jù)通道，并控制各模塊協(xié)同有序地完成圖像處理任務(wù)；

所述FPGA模塊還用于接收圖像輸入，對輸入的圖像進行預(yù)處理；

所述非均勻校正SoC模塊，用于接收所述FPGA模塊經(jīng)過預(yù)處理后的圖像，對所述經(jīng)過預(yù)處理后的圖像進行非均勻校正處理，并將所述經(jīng)過非均勻校正處理后的圖像輸出到所述FPGA模塊；

所述旋轉(zhuǎn)ASIC模塊，用于從所述FPGA模塊接收所述經(jīng)過非均勻校正處理后的圖像，并對所述經(jīng)過非均勻校正處理后的圖像進行旋轉(zhuǎn)處理，以消除因成像角度因素對匹配結(jié)果的影響,并將所述經(jīng)過旋轉(zhuǎn)處理后的圖像輸出到所述FPGA模塊；

所述多級濾波ASIC模塊，用于從所述FPGA模塊接收所述經(jīng)過旋轉(zhuǎn)處理后的圖像，并對所述旋轉(zhuǎn)處理后的圖像進行多級濾波處理，對圖像中的小目標(biāo)進行增強，并將所述經(jīng)過多級濾波處理后的圖像輸出到所述FPGA模塊；

所述DSP模塊，用于從所述FPGA模塊接收所述多級濾波處理后的圖像，并對所述多級濾波處理后的圖像進行多值分割處理,初步分割出疑似目標(biāo)和背景,并將所述經(jīng)過多值分割處理后的圖像輸出到所述FPGA模塊；

所述輪廓跟蹤與標(biāo)記ASIC模塊，用于從所述FPGA模塊接收所述多值分割處理后的圖像，并對多值分割后的圖像進行輪廓跟蹤與標(biāo)記處理，生成目標(biāo)輪廓坐標(biāo)信息，并將所述目標(biāo)輪廓坐標(biāo)信息輸出到所述FPGA模塊；

所述DSP模塊還用于從所述FPGA模塊接收所述目標(biāo)輪廓坐標(biāo)信息，并根據(jù)所述目標(biāo)輪廓坐標(biāo)信息對目標(biāo)進行特征提取與特征匹配，輸出真實目標(biāo)的坐標(biāo)信息。