[發(fā)明專(zhuān)利]基于Cortex內(nèi)核單片機(jī)的正交信號(hào)的解碼系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310335947.3
• 申請(qǐng)日: 2013-08-05
• 公開(kāi)（公告）號(hào): CN103401660A
• 公開(kāi)（公告）日: 2013-11-20
• 發(fā)明（設(shè)計(jì)）人: 曹中;宦娟;張旭明;仲成成;李俊
• 申請(qǐng)（專(zhuān)利權(quán)）人: 江蘇唐恩科技有限公司;常州大學(xué)
• 主分類(lèi)號(hào): H04L1/06
• 分類(lèi)號(hào): H04L1/06;H03M7/30
• 代理公司: 常州市天龍專(zhuān)利事務(wù)所有限公司 32105
• 代理人: 周建觀

技術(shù)領(lǐng)域

本發(fā)明屬于正交信號(hào)解碼的技術(shù)領(lǐng)域，具體涉及一種基于Cortex內(nèi)核單片機(jī)的正交信號(hào)的解碼系統(tǒng)及方法。

背景技術(shù)

所述正交（編碼）信號(hào)能夠有效的消除脈沖邊緣振蕩造成的干擾，因此，正交（編碼）信號(hào)具有良好的抗磁干擾性能、高精度、響應(yīng)速度快、容易辨認(rèn)轉(zhuǎn)盤(pán)的方向及位置等優(yōu)異性能的優(yōu)點(diǎn)，所述正交（編碼）信號(hào)已在工業(yè)控制等領(lǐng)域廣泛的使用。對(duì)正交（編碼）信號(hào)的方向以及速度的測(cè)量非常重要，它關(guān)系到整個(gè)系統(tǒng)的平穩(wěn)運(yùn)行及運(yùn)動(dòng)狀態(tài)和位置的精確性。但目前對(duì)該正交編碼信號(hào)的解碼系統(tǒng)還停滯于復(fù)雜的傳統(tǒng)方式。

目前傳統(tǒng)的正交解碼系統(tǒng)一般基于兩片CPLD芯片并搭建外圍電路予以實(shí)現(xiàn)，但是使用CPLD芯片需要對(duì)該芯片有深入了解認(rèn)識(shí)，能夠熟練使用該芯片并能編寫(xiě)相關(guān)的程序代碼。由于CPLD電路的復(fù)雜性，在編寫(xiě)CPU的程序時(shí)需要花費(fèi)大量精力和時(shí)間編寫(xiě)這部分電路的底層驅(qū)動(dòng)來(lái)進(jìn)行調(diào)度使用。CPLD芯片本身的穩(wěn)定性也會(huì)影響整個(gè)設(shè)備的工作穩(wěn)定性，例如，高溫環(huán)境、低溫環(huán)境以及使用壽命。兩片CPLD芯片也會(huì)增加整個(gè)產(chǎn)品的生產(chǎn)成本，并且降低產(chǎn)品的性價(jià)比以及市場(chǎng)競(jìng)爭(zhēng)力。

另外，目前部分正交解碼系統(tǒng)直接使用國(guó)外的專(zhuān)用解碼器芯片，但專(zhuān)用芯片一般價(jià)格都較昂貴，一樣會(huì)增加產(chǎn)品的成本，并且專(zhuān)用芯片需要占用主板大量端口以實(shí)現(xiàn)對(duì)其進(jìn)行數(shù)據(jù)收發(fā)及控制。處理器與專(zhuān)用芯片的數(shù)據(jù)收發(fā)也一樣需要編寫(xiě)底層代碼驅(qū)動(dòng)的支持。此外專(zhuān)用芯片的穩(wěn)定性也會(huì)影響到整個(gè)主板的穩(wěn)定運(yùn)行。

由此可知，現(xiàn)有的正交（編碼）信號(hào)的解碼方法復(fù)雜，且解碼系統(tǒng)不僅生產(chǎn)成本高，而且穩(wěn)定性差。

發(fā)明內(nèi)容

本發(fā)明的目的是，提供一種不僅解碼方法簡(jiǎn)單、解碼系統(tǒng)生產(chǎn)成本低，且能夠提高系統(tǒng)穩(wěn)定性的基于Cortex內(nèi)核單片機(jī)的正交信號(hào)的解碼系統(tǒng)及方法，以克服現(xiàn)有技術(shù)的不足。

為了達(dá)到上述目的，本發(fā)明的第一種技術(shù)方案是：一種基于Cortex內(nèi)核單片機(jī)的正交信號(hào)的解碼系統(tǒng)，包括Cortex內(nèi)核單片機(jī)、隔離轉(zhuǎn)換電路和整流濾波電路，所述Cortex內(nèi)核單片機(jī)內(nèi)置有定時(shí)器端口，所述整流濾波電路的輸入端是正交信號(hào)輸入連接端，整流濾波電路的輸出端與隔離轉(zhuǎn)換電路的輸入端電連接，隔離轉(zhuǎn)換電路的輸出端與Cortex內(nèi)核單片機(jī)的定時(shí)器端口電連接。

在上述第一個(gè)技術(shù)方案中，所述Cortex內(nèi)核單片機(jī)的型號(hào)為STM32F407，或者是STM32F417。

在上述第一個(gè)技術(shù)方案中，所述隔離轉(zhuǎn)換電路包括光電耦合器IG1、電阻R1、電阻R2和電容C1，所述光電耦合器IG1的輸入端與整流濾波電路的輸出端電連接，光電耦合器IG1的第一輸出端同時(shí)與電容C1的一端和電源正極電連接，光電耦合器IG1的第二輸出端與電阻R1的一端電連接，光電耦合器IG1的第三輸出端與電阻R2的一端電連接，光電耦合器IG1的第四輸出端與電容C1的另一端電連接并且接地，所述電阻R1的另一端和電阻R2的另一端分別與Cortex內(nèi)核單片機(jī)的定時(shí)器端口相應(yīng)的連接端電連接。

在上述第一個(gè)技術(shù)方案中，所述隔離轉(zhuǎn)換電路的光電耦合器IG1的型號(hào)為ACPL-064L。

在上述第一個(gè)技術(shù)方案中，所述整流濾波電路包括第一整流器B1、第二整流器B2、二極管ZG2、二極管ZG4、電阻R3和電阻R4，所述第一整流器B1的輸入端和第二整流器B2的輸入端分別是正交信號(hào)輸入連接端，第一整流器B1的第一輸出端與二極管ZG2的負(fù)極電連接，且二極管ZG2的負(fù)極與隔離轉(zhuǎn)換電路相應(yīng)的輸入端電連接，第一整流器B1的第二輸出端同時(shí)與二極管ZG2的正極以及電阻R3的一端電連接，電阻R3的另一端與隔離轉(zhuǎn)換電路相應(yīng)的輸入端電連接，第二整流器B2的第一輸出端與二極管ZG4的負(fù)極電連接，且二極管ZG4的負(fù)極與隔離轉(zhuǎn)換電路相應(yīng)的輸入端電連接，第二整流器B2的第二輸出端同時(shí)與二極管ZG4的正極和電阻R4的一端電連接，電阻R4的另一端與隔離轉(zhuǎn)換電路相應(yīng)的輸入端電連接。

在上述第一個(gè)技術(shù)方案中，所述整流濾波電路的第一整流器B1和第二整流器B2的型號(hào)為MB6S，或者是DB107。

為了達(dá)到上述目的，本發(fā)明的第二種技術(shù)方案是：一種基于Cortex內(nèi)核單片機(jī)的正交信號(hào)的解碼方法，所述正交信號(hào)解碼是為了獲得正交信號(hào)的頻率F，且具體解碼的步驟為：

a、采用如上述的基于Cortex內(nèi)核單片機(jī)的正交信號(hào)的解碼系統(tǒng)，將Cortex內(nèi)核單片機(jī)的定時(shí)器設(shè)置為解碼器端口工作模式，并且設(shè)置Cortex內(nèi)核單片機(jī)的定時(shí)器在檢測(cè)到正交信號(hào)的上升沿和下降沿時(shí)進(jìn)行計(jì)數(shù)，此時(shí)，Cortex內(nèi)核單片機(jī)的定時(shí)器為解碼器；