[發(fā)明專利]一種半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201310335576.9
• 申請日: 2013-08-02
• 公開（公告）號: CN104347482B
• 公開（公告）日: 2018-02-06
• 發(fā)明（設(shè)計）人: 李廣寧;沈哲敏
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 董巍,高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種硅通孔和形成該硅通孔的方法。

背景技術(shù)

在消費電子領(lǐng)域，多功能設(shè)備日益受到消費者的喜愛，相比于功能簡單的設(shè)備，多功能設(shè)備制作過程將更加復(fù)雜，比如需要在電路版圖上集成多個不同功能的芯片，因而出現(xiàn)了3D集成電路（integrated circuit，IC）技術(shù)。3D集成電路被定義為一種系統(tǒng)級集成結(jié)構(gòu)，將多個芯片在垂直平面方向堆疊，從而節(jié)省空間，各個芯片的邊緣部分可以根據(jù)需要引出多個引腳，根據(jù)需要利用這些引腳，將需要互相連接的芯片通過金屬線互連。但是，上述方式仍然存在很多不足，比如堆疊芯片數(shù)量較多，芯片之間的連接關(guān)系比較復(fù)雜，需要利用多條金屬線，進而導(dǎo)致最終的布線方式比較混亂，而且也會導(dǎo)致電路體積的增加。

因此，現(xiàn)有的3D集成電路技術(shù)大都采用硅通孔（Through Silicon Via，TSV）實現(xiàn)多個芯片之間的電連接。硅通孔是一種穿透硅晶圓或芯片的垂直互連，在硅晶圓或芯片上以蝕刻或鐳射方式鉆孔，再用導(dǎo)電材料如銅、鎢等物質(zhì)填滿，從而實現(xiàn)不同硅片之間的互連。

采用現(xiàn)有技術(shù)形成的硅通孔如圖1所示，硅通孔101形成于半導(dǎo)體襯底100中，包括導(dǎo)電層105以及環(huán)繞在導(dǎo)電層105外側(cè)的導(dǎo)電種子層104、阻擋層103和襯墊層102。導(dǎo)電層105由金屬材料形成，所述金屬材料包括Pt、Au、Cu、Ti和W中的一種或者多種，優(yōu)選Cu，選用Cu不僅能夠降低成本，而且能夠很好地與現(xiàn)有工藝相兼容，進而簡化工藝過程。導(dǎo)電種子層104可以增強導(dǎo)電層105與阻擋層103之間的附著性。阻擋層103可以防止導(dǎo)電層105中的金屬向半導(dǎo)體襯底100中的擴散，其構(gòu)成材料為金屬、金屬氮化物或者其組合，優(yōu)選Ta和TaN的組合或者Ti和TiN的組合。襯墊層102為絕緣層，其作用是為了防止構(gòu)成導(dǎo)電層105的金屬和半導(dǎo)體襯底100發(fā)生導(dǎo)通，其構(gòu)成材料優(yōu)選氧化物，例如硬脂酸四乙氧基硅烷（SATEOS）或者四乙氧基硅烷（TEOS）等。

在現(xiàn)有技術(shù)中，采用化學(xué)氣相沉積工藝形成襯墊層102，采用物理氣相沉積工藝形成阻擋層103，采用濺射工藝或者化學(xué)氣相沉積工藝形成導(dǎo)電種子層104，采用電鍍工藝形成由Cu構(gòu)成的導(dǎo)電層105。

如圖1所示，由Cu構(gòu)成的導(dǎo)電層105完全填充硅通孔101。通過后續(xù)實施的硅晶圓可靠性測試，發(fā)現(xiàn)在如圖1所示的硅通孔101的上部和底部出現(xiàn)分層現(xiàn)象，進而造成器件性能的下降。該分層現(xiàn)象是由構(gòu)成半導(dǎo)體襯底100的硅與構(gòu)成導(dǎo)電層105的Cu之間的熱不匹配性引發(fā)的內(nèi)部應(yīng)力所導(dǎo)致的，且該內(nèi)部應(yīng)力隨著硅通孔101的孔徑的增加而增大。

因此，需要提出一種方法，以解決上述問題。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成硅通孔；在所述硅通孔的側(cè)壁和底部形成銅導(dǎo)電層，部分填充所述硅通孔；形成應(yīng)力吸收層，覆蓋所述銅導(dǎo)電層的同時，位于所述硅通孔底部的銅導(dǎo)電層上的應(yīng)力吸收層的頂部低于所述硅通孔的頂部；形成銅帽層，覆蓋所述應(yīng)力吸收層的同時完全填充所述硅通孔。

進一步，采用電鍍工藝形成所述銅導(dǎo)電層，所述電鍍工藝采用的電鍍液中的加速劑的含量為1-2mL/L，抑制劑的含量為4-5mL/L。

進一步，所述應(yīng)力吸收層包括BCB層。

進一步，采用等離子化學(xué)氣相沉積工藝形成所述BCB層。

進一步，所述等離子化學(xué)氣相沉積工藝的工藝條件為：采用苯丙環(huán)丁烯單體為沉積原料，分子量為350-420g/mol，在130-170℃下氣化后通入沉積操作腔，選用He作為載氣，BCB的流量為0.01-0.03g/min，He的流量為300-600sccm，襯底溫度為300-500℃，射頻頻率為13-14MHz，功率為40-60W，壓力為3-3.5Torr。

進一步，采用化學(xué)氣相沉積工藝形成所述銅帽層，其工藝條件為：采用(hfac)Cu(tmvs)與tmvs的混合物為前驅(qū)物，沉積速率為950-1050埃/分。

進一步，形成所述硅通孔的步驟包括：在所述半導(dǎo)體襯底上形成光刻膠層；通過曝光、顯影在所述光刻膠層中形成所述硅通孔的頂部開口的圖案；以所述圖案化的光刻膠層為掩膜，蝕刻所述半導(dǎo)體襯底以在其中形成所述硅通孔；通過灰化去除所述光刻膠層。

進一步，在所述銅導(dǎo)電層與所述硅通孔之間還依次形成有襯墊層、阻擋層和銅種子層。

進一步，所述襯墊層為絕緣層，其構(gòu)成材料為氧化物。

進一步，所述阻擋層的構(gòu)成材料為金屬、金屬氮化物或者其組合。