[發明專利]用于半導體封裝的表面處理方法和裝置

在審

• 申請號: 201310334939.7
• 申請日: 2013-08-02
• 公開（公告）號: CN104051327A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 張志鴻;鄧桔程;郭庭豪;陳映予
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

本申請要求下列臨時提交的美國專利申請的權益：申請序列號為61/776,544，提交日為2013年3月11日，標題為“Surface?Treatment?Methodand?Apparatus?for?Semiconductor?Packaging”，將該申請結合于此作為參考。

技術領域

本發明涉及半導體領域，更具體地，本發明涉及一種用于半導體封裝的表面處理方法和裝置。

背景技術

半導體器件用于各種電子應用，舉例來說，諸如個人電腦、手機、數碼相機、以及其他電子設備。通常通過在半導體襯底上方按順序沉積材料的絕緣層或介電層、導電層和半導體層，并且使用光刻對各種材料層進行圖案化以在其上形成電路部件和元件來形成半導體器件。

通常在單個半導體晶圓上生產數十個或數百個集成電路。通過沿著劃線切割集成電路來分割個體管芯。然后，舉例來說，單獨地、以多芯片模式、或者以其他封裝類型對個體管芯進行封裝。

用于半導體器件的一種封裝類型被稱為跡線上凸塊（BOT）封裝。在半導體晶圓的管芯上形成焊料凸塊，并且分割管芯。使用焊料回流工藝將管芯或“倒裝芯片”連接或焊接到BOT封裝件上的跡線?？梢詫⒛Ｋ艿撞刻畛湮铮∕UF）分散到半導體芯片和封裝件部件之間的間隙中以減少焊料凸塊或焊球中的碎裂，其中碎裂通常是由熱應力導致的。封裝件部件可以是包括用于在相對面之間布線電信號的金屬連接件的中介層?？梢酝ㄟ^直接金屬接合、焊料接合等將芯片接合至中介層。在一些情況中，將管芯接合至較大的襯底，然后將該較大的襯底切割成個體封裝件。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種形成半導體器件的方法，所述方法包括：提供襯底，所述襯底具有與所述襯底相連接的集成電路管芯，在所述襯底上形成有金屬層；對所述金屬層的露出表面進行處理，所述處理生成具有納米線的粗化表面；以及在所述金屬層上方施加模塑料或底部填充材料。

在所述方法中，所述金屬層包含Cu，并且所述納米線包含CuO。

在所述方法中，包含CuO的所述納米線增大表面粗糙度。

在所述方法中，表面粗糙度RA大于50nm，所述納米線的高度大于120nm，并且所述納米線的間距小于500nm。

在所述方法中，所述金屬層包含介于所述CuO和所述Cu之間的自然氧化物層。

在所述方法中，所述處理包括在所述金屬層上方形成絡合物層。

在所述方法中，所述處理包括將所述襯底放置在化學浴中。

在所述方法中，所述化學浴包含硫醇或亞磷酸三甲酯。

在所述方法中，所述化學浴包括在乙醇中沖洗。

在所述方法中，所述處理包括在包含NaClO₂、NaOH、Na₃PO₄*12H₂O和H₂O的溶液中的化學浴。

在所述方法中，所述處理包括加熱到85℃至95℃之間的溫度的化學浴。

根據本發明的另一方面，提供了一種半導體器件，包括：襯底；位于所述襯底上的金屬層；以及在所述金屬層上形成的氧化物層，所述氧化物層具有從所述氧化物層的表面延伸的納米線。

在所述半導體器件中，所述金屬層包含Cu，并且所述氧化物層包含CuO。

在所述半導體器件中，Cu₂O層介于所述Cu和所述CuO之間。

在所述半導體器件中，所述納米線具有小于約500nm的間距。

在所述半導體器件中，平均粗糙度為約60nm。

在所述半導體器件中，所述納米線具有30nm至140nm的高度。

根據本發明的又一方面，提供了一種半導體器件，包括：襯底；位于所述襯底上的金屬層；以及形成在所述金屬層上的絡合物層，所述絡合物層比所述金屬層的硫含量更高。

在所述的半導體器件中，所述絡合物層比所述金屬層的碳含量更高。

在所述的半導體器件中，所述金屬層包含銅。

附圖說明

為了更充分地理解實施例及其優點，現將結合附圖所進行的下列描述作為參考，其中：

圖1至圖6示出形成實施例的各個中間步驟；

圖7A至圖7C示出根據一個實施例的對表面的化學處理；

圖8A至圖8B示出根據實施例使用絡合物的鍵合界面；

圖9示出位于導電層上的絡合物；以及