[發明專利]一種基于IEC61850標準的網絡處理器

有效

• 申請號: 201310331629.X
• 申請日: 2013-08-01
• 公開（公告）號: CN103441573A
• 公開（公告）日: 2013-12-11
• 發明（設計）人: 張亞朋;袁玉湘;劉洋;于坤山;姜學平
• 申請（專利權）人: 國家電網公司;國網智能電網研究院;國網河南省電力公司
• 主分類號: H02J13/00
• 分類號: H02J13/00
• 代理公司: 北京安博達知識產權代理有限公司 11271
• 代理人: 徐國文

1.一種基于IEC61850標準的網絡處理器，其特征在于：所述網絡處理器包括處理器模塊、存儲器模塊、存儲控制器模塊、時鐘管理模塊、內部控制模塊、接口控制器模塊和外部接口模塊；所述存儲器模塊、存儲控制器模塊、時鐘管理模塊、內部控制模塊、接口控制器模塊和外部接口模塊采用AMBA總線與所述處理器模塊雙向連接。

2.根據權利要求1所述的基于IEC61850標準的網絡處理器，其特征在于：所述處理器模塊包括主處理器和IEC61850協處理器，所述IEC61850協處理器采用互連矩陣的方式，通過多層的AMBA總線與所述主處理器連接，所述存儲器模塊、存儲控制器模塊分別通過AHB總線與所述IEC61850協處理器連接。

3.根據權利要求2所述的基于IEC61850標準的網絡處理器，其特征在于：所述主處理器發送數據和指令至其他各模塊，同時接收其他各模塊的數據與反饋信息，進行使能控制、任務執行和數據處理；所述IEC61850協處理器發送控制命令，接收存儲器模塊和存儲控制器模塊外擴展存儲器中的數據包，進行IEC61850標準中采樣值中61850-9-1報文解碼，以提高報文信息的處理速度，降低系統資源的占用率。

4.根據權利要求3所述的基于IEC61850標準的網絡處理器，其特征在于：所述協處理器模塊包括報文接收緩沖模塊、報文解碼模塊和報文校驗模塊和報文存儲模塊；所述報文接收緩沖模塊、報文解碼模塊和報文校驗模塊和報文存儲模塊依次單向連接。

5.根據權利要求4所述的基于IEC61850標準的網絡處理器，其特征在于：所述報文接收緩沖模塊讀取存儲器模塊和存儲控制器模塊外擴展存儲器中的61850-9-1報文，所述報文解碼模塊讀取報文接收緩沖模塊中的報文信息進行解碼后，所述報文校驗模塊對報文信息進行循環冗余校驗，正確的報文被存儲到報文存儲模塊。

6.根據權利要求1所述的基于IEC61850標準的網絡處理器，其特征在于：所述存儲器模塊包括SRAM存儲器和FLASH存儲器；所述SRAM存儲器提供所述處理器的運行空間，實現高速實時數據交換，所述FLASH存儲器用于存儲處理器配置文件及啟動程序。

7.根據權利要求1所述的基于IEC61850標準的網絡處理器，其特征在于：所述存儲控制器模塊包括SDRAM控制器和FLASH控制器；所述SDRAM控制器用于擴展外部SDRAM存儲器，實現外部DDR/DDR2控制；所述FLASH控制器用于擴展外部FLASH存儲器，實現外部FLASH存儲器的擴展和控制。

8.根據權利要求1所述的基于IEC61850標準的網絡處理器，其特征在于：所述時鐘管理模塊包括實時時鐘模塊、看門狗模塊和鎖相環模塊；

所述實時時鐘模塊用于同步處理器內各時鐘信號，更新年月日和時分秒信息，以及產生定時和計數中斷；滿足IEC61850標準中對報文信息的接收、發送強實時性的要求；

所述看門狗模塊對處理器運行狀態實時監測，防止干擾引起運行的中斷和死鎖；

所述鎖相環模塊用于對時鐘的分頻與倍頻，產生多級時鐘，同時對各級時鐘進行幅度與相位的校準。

9.根據權利要求1所述的基于IEC61850標準的網絡處理器，其特征在于：所述內部控制模塊包括電源管理模塊、復位模塊、DMA控制器模塊和中斷控制器模塊；

所述電源管理模塊采用動態方法對外部電源進行管理，實現穩定供電，低電壓檢測，以及保護存儲器模塊；

所述復位模塊與主處理器連接，發送復位信號，且與看門狗模塊連接，接收復位信號；

所述DMA控制器模塊用于存儲器模塊與外部設備之間的數據交互，提高數據處理速度；

所述中斷控制器模塊用于管理外部接口模塊的中斷信號及內部事件引起的中斷請求，提供中斷請求輸入接口。