[發(fā)明專利]一種基于SOPC的光伏并網(wǎng)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310331526.3
• 申請(qǐng)日: 2013-07-31
• 公開(kāi)（公告）號(hào): CN103414210A
• 公開(kāi)（公告）日: 2013-11-27
• 發(fā)明（設(shè)計(jì)）人: 龔仁喜;卓浩澤;龔舒;謝玲玲
• 申請(qǐng)（專利權(quán)）人: 廣西大學(xué)
• 主分類號(hào): H02J3/38
• 分類號(hào): H02J3/38;H02M7/5387
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明屬于太陽(yáng)能光伏發(fā)電技術(shù)領(lǐng)域，涉及一種基于SOPC的光伏并網(wǎng)裝置。

背景技術(shù)

太陽(yáng)能清潔、環(huán)保、取之不盡、用之不竭，是未來(lái)能源發(fā)展的重要方向。為了更好、更方便、更有效的利用太陽(yáng)能，需要將太陽(yáng)能發(fā)出的電能并入共用電網(wǎng)，產(chǎn)生了光伏并網(wǎng)裝置。迄今為止，為了實(shí)現(xiàn)光伏發(fā)電電能的并網(wǎng)，經(jīng)常選用的解決方案是采用專用的ASIC、單片機(jī)及數(shù)字信號(hào)處理器DSP等。

現(xiàn)有技術(shù)大多存在如下缺陷：系統(tǒng)響應(yīng)速度慢、跟蹤精度低、動(dòng)態(tài)特性差、不能或不易實(shí)現(xiàn)在系統(tǒng)編程、系統(tǒng)工作穩(wěn)定性及抗干擾能力差，系統(tǒng)工作效率低、體大笨重。

發(fā)明內(nèi)容

為了解決現(xiàn)有光伏并網(wǎng)裝置系統(tǒng)響應(yīng)速度慢、跟蹤精度低、動(dòng)態(tài)特性差、不能或不易實(shí)現(xiàn)在系統(tǒng)編程、系統(tǒng)工作穩(wěn)定性及抗干擾能力差，系統(tǒng)工作效率低、體大笨重的問(wèn)題，本發(fā)明提供了一種基于SOPC的光伏并網(wǎng)裝置。其技術(shù)方案如下：

一種基于SOPC的光伏并網(wǎng)裝置，主要由主電路、霍爾傳感器、信號(hào)調(diào)理電路、模數(shù)轉(zhuǎn)換器、檢測(cè)電路、FPGA控制模塊、驅(qū)動(dòng)電路構(gòu)成：

所述主電路的核心為一全橋逆變器，主要完成將光伏陣列輸出的寬范圍直流電逆變?yōu)檎医涣麟妼?shí)現(xiàn)與電網(wǎng)的聯(lián)接；

所述霍爾傳感器用于采集光伏陣列輸出的直流電壓及直流側(cè)參考指令電壓、逆變器輸出的交流電流、電網(wǎng)電壓等并送入信號(hào)調(diào)理電路進(jìn)行處理；

所述信號(hào)調(diào)理電路主要完成對(duì)采樣信號(hào)的調(diào)理；

所述模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)將采集并經(jīng)調(diào)理的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)送入FPGA控制模塊；

所述檢測(cè)電路用于捕捉電網(wǎng)電壓信號(hào)的過(guò)零點(diǎn)，并經(jīng)鎖相環(huán)電路確保逆變器輸出電流與其跟蹤電網(wǎng)電相位同步；

所述FPGA控制模塊是整個(gè)裝置控制中心，完成如下的控制工作：

外部A/D轉(zhuǎn)換器時(shí)序的控制及轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)，確保A/D轉(zhuǎn)換器按照一定的工作時(shí)序?qū)ν獠磕M信號(hào)進(jìn)行轉(zhuǎn)換；

全數(shù)字鎖相環(huán)控制工作，確保光伏并網(wǎng)系統(tǒng)所輸出的電流與電網(wǎng)電壓始終保持同頻率同相位；

產(chǎn)生用于構(gòu)建并網(wǎng)的電流波形或用于構(gòu)建孤島效應(yīng)保護(hù)所需的主動(dòng)移頻檢測(cè)方法的電流波形；

產(chǎn)生帶死區(qū)時(shí)間的PWM信號(hào)，確保外部全橋電路能夠有序的進(jìn)行工作，且不會(huì)發(fā)生上下橋臂直通短路現(xiàn)象；

完成控制算法的實(shí)現(xiàn)，確保整個(gè)系統(tǒng)在既定控制策略下有序工作；

完成整個(gè)系統(tǒng)各模塊的時(shí)鐘分配工作，控制基于NiosII嵌入式軟核處理器的SOPC系統(tǒng)，確保系統(tǒng)各分模塊都在時(shí)鐘的控制下有序地工作；

所述驅(qū)動(dòng)電路用于接收FPGA中PWM信號(hào)發(fā)生單元的輸出，控制主電路逆變器中功率MOSFET的導(dǎo)通和關(guān)斷。

進(jìn)一步優(yōu)選，所述光伏并網(wǎng)裝置采用全橋逆變電路作為系統(tǒng)能量轉(zhuǎn)換與控制核心，并采用一種帶電網(wǎng)電壓前饋控制的直接電流PI控制策略，設(shè)有基于FPGA實(shí)現(xiàn)的全數(shù)字鎖相環(huán)控制電路。

進(jìn)一步優(yōu)選，所述光伏并網(wǎng)裝置的FPGA控制模塊采用VHDL語(yǔ)言編程，在FPGA芯片中完成如下的工作：

外部A/D轉(zhuǎn)換器時(shí)序的控制及轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)，確保A/D轉(zhuǎn)換器按照一定的工作時(shí)序?qū)ν獠磕M信號(hào)進(jìn)行轉(zhuǎn)換；

全數(shù)字鎖相環(huán)控制工作，確保光伏并網(wǎng)系統(tǒng)所輸出的電流與電網(wǎng)電壓始終保持同頻率同相位；

產(chǎn)生用于構(gòu)建并網(wǎng)的電流波形或用于構(gòu)建孤島效應(yīng)保護(hù)所需的主動(dòng)移頻檢測(cè)方法的電流波形；

完成帶死區(qū)時(shí)間的PWM信號(hào)發(fā)生器工作，確保外部全橋電路能夠有序的進(jìn)行工作，且不會(huì)發(fā)生上下橋臂直通短路現(xiàn)象；

完成控制算法的實(shí)現(xiàn)，確保整個(gè)系統(tǒng)在既定控制策略下有序工作；

完成整個(gè)系統(tǒng)各模塊的時(shí)鐘分配工作，控制基于NiosII嵌入式軟核處理器的SOPC系統(tǒng)，確保系統(tǒng)各分模塊都在時(shí)鐘的控制下有序地工作。

進(jìn)一步優(yōu)選，所述光伏并網(wǎng)裝置在FPGA中實(shí)現(xiàn)了ADPLL、AD控制存儲(chǔ)、改進(jìn)型AFD、PWM電路模塊，構(gòu)建基于SOPC的光伏并網(wǎng)系統(tǒng)IP硬核；構(gòu)建完成系統(tǒng)的Nios?II嵌入式軟核處理器系統(tǒng)，并在NiosII開(kāi)發(fā)環(huán)境中設(shè)計(jì)并調(diào)試完成了主程序和中斷程序以及相應(yīng)控制及驅(qū)動(dòng)程序來(lái)協(xié)調(diào)控制系統(tǒng)各模塊。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：本發(fā)明通過(guò)對(duì)現(xiàn)有光伏并網(wǎng)裝置進(jìn)行結(jié)構(gòu)上的改進(jìn)，有效解決了現(xiàn)有光伏并網(wǎng)裝置系統(tǒng)響應(yīng)速度慢、跟蹤精度低、動(dòng)態(tài)特性差、不能或不易實(shí)現(xiàn)在系統(tǒng)編程、系統(tǒng)工作穩(wěn)定性及抗干擾能力差，系統(tǒng)工作效率低、體大笨重的問(wèn)題。

附圖說(shuō)明

圖1為本發(fā)明基于SOPC的光伏并網(wǎng)裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式