[發(fā)明專利]一種消息式內(nèi)存模組的訪存方法和裝置

有效

• 申請?zhí)枺?/td>: 201310330220.6
• 申請日: 2013-07-31
• 公開（公告）號: CN104347122B
• 公開（公告）日: 2017-08-04
• 發(fā)明（設(shè)計）人: 高翔;李冰;單書暢;胡瑜
• 申請（專利權(quán)）人: 華為技術(shù)有限公司;中國科學(xué)院計算技術(shù)研究所
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 深圳市深佳知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)44285
• 代理人: 徐翀

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，具體涉及一種消息式內(nèi)存模組的訪存方法和裝置。

背景技術(shù)

在計算機系統(tǒng)運行中，內(nèi)存的可靠性起著舉足輕重的作用，一方面，隨著系統(tǒng)配置內(nèi)存的數(shù)目越來越多，內(nèi)存系統(tǒng)的失效率會成冪指數(shù)級上升；另一方面，隨著低電壓工作模式技術(shù)的引進，內(nèi)存發(fā)生錯誤的可能性增大，錯誤數(shù)目會增多。

錯誤檢查和糾正(Error Checking and Correcting，ECC)內(nèi)存是當前普遍采用的一種內(nèi)存可靠性解決方案。ECC內(nèi)存，即帶有ECC校驗碼的內(nèi)存模組，其基本思想是以內(nèi)存模組位寬為基本單位進行數(shù)據(jù)保護，以內(nèi)存模組位寬為64位為例，每次寫入64位數(shù)據(jù)的同時為該數(shù)據(jù)計算8位的校驗位存儲于獨立的ECC芯片中，這64個數(shù)據(jù)位與8個校驗位一并組成72位ECC字，這種編碼方式可以對72位ECC字中任意一位出錯進行糾正，但是，對于兩位出錯的情況，就只能檢測而不能糾正，對于更多位出錯的情況，則更加無能為力了。

IBM公司在ECC內(nèi)存的基礎(chǔ)上提出了Chipkill內(nèi)存技術(shù)。Chipkill內(nèi)存的設(shè)計原理基于內(nèi)存錯誤的集聚效應(yīng)傾向于發(fā)生在同一塊動態(tài)隨機存取存儲器(Dynamic Random Access Memory，DRAM)芯片上，Chipkill技術(shù)能容忍任意一個DRAM芯片的失效。Chipkill內(nèi)存的內(nèi)存控制器(Memory Controller，MC)需要同時控制四個帶有ECC的雙列直插式內(nèi)存模組(Dual Inline Memory Module，DIMM)協(xié)同工作，MC的位寬由4個72位的ECC字組成，在每個ECC字內(nèi)部都可以糾檢一位錯誤，每個DIMM上的DRAM芯片的位寬必須是4位，經(jīng)過仔細地設(shè)計使同一塊DRAM芯片的4位輸入輸出分別映射到4個不同的ECC字中，通過這樣的設(shè)計即使一片DRAM芯片的4個管腳的數(shù)據(jù)全部出錯，4個不同的ECC字也可以將其恢復(fù)，也就是說Chipkill技術(shù)可以容忍任意一個DIMM上任意的一個DRAM芯片損壞。Chipkill技術(shù)通過更寬的MC位寬和更大粒度的數(shù)據(jù)編碼取得了較高的可靠性，但是，該技術(shù)理論上只能用于4位位寬的DRAM芯片，缺乏靈活性，且過大粒度的數(shù)據(jù)編碼導(dǎo)致它每次讀取的數(shù)據(jù)遠遠大于實際訪存請求的數(shù)據(jù)，造成了大量不必要的功耗損失。

發(fā)明內(nèi)容

本發(fā)明實施例提供一種消息式內(nèi)存模組的訪存方法和裝置，以提供一種低功耗的、高可靠性的、可變粒度的內(nèi)存訪存容錯解決方案。

本發(fā)明第一方面提供一種消息式內(nèi)存模組的訪存裝置，所述內(nèi)存模組包括(M+2)塊動態(tài)隨機存取存儲器DRAM，M等于2的m次方，m為正整數(shù)；每塊DRAM中存儲的可在一個讀寫周期內(nèi)訪存的數(shù)據(jù)稱為單芯片突發(fā)簇SCBC，全部DRAM中存儲的可在同一個讀寫周期內(nèi)訪存的數(shù)據(jù)的集合形成一個內(nèi)存行；

所述裝置包括：

讀寫模塊，用于將當前讀寫周期內(nèi)待存儲的SCBC存儲到對應(yīng)的DRAM中且位于當前內(nèi)存行中，用于存儲SCBC的所述DRAM不包括第(M+2)個DRAM；

處理模塊，用于對一個內(nèi)存行中的每個SCBC分別計算一組檢錯碼，對一個內(nèi)存行中的全部SCBC計算一組糾錯碼；

所述讀寫模塊，還用于將對一個內(nèi)存行計算得到的檢錯碼存儲在該內(nèi)存行的第(M+2)個DRAM中，將對一個內(nèi)存行計算得到的糾錯碼存儲在該內(nèi)存行的第Z個DRAM中，Z為正整數(shù)且1≤Z≤(M+1)，連續(xù)(M+1)個內(nèi)存行中的糾錯碼分別存儲在不同的DRAM中。

在第一種可能的實現(xiàn)方式中，所述處理模塊，還用于在收到讀訪存請求時，指示所述讀寫模塊從當前的內(nèi)存行中讀取需要的SCBC以及對應(yīng)的檢錯碼，根據(jù)所述檢錯碼對讀取到的SCBC進行校驗，判斷是否有SCBC錯誤，在判斷有SCBC錯誤時，獲取發(fā)生錯誤的SCBC的個數(shù)，若有且僅有一個SCBC發(fā)生錯誤，則指示所述讀寫模塊讀取該內(nèi)存行的所有數(shù)據(jù)，根據(jù)該內(nèi)存行中的糾錯碼與其它未發(fā)生錯誤的SCBC，對發(fā)生的錯誤的SCBC進行恢復(fù)。