[發明專利]仿真器系統及仿真芯片

有效

• 申請號: 201310330176.9
• 申請日: 2013-07-31
• 公開（公告）號: CN104346208B
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 許國泰
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F9/455
• 分類號: G06F9/455;G06F9/44
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 戴廣志

技術領域

本發明涉及一種處理器芯片的仿真器系統。本發明還涉及一種仿真芯片。

背景技術

處理器芯片內有用戶開發的用戶程序，在用戶程序的編寫和調試中，所使用的工具一般是處理器芯片仿真器。仿真器內使用包含產品處理器芯片各項功能的仿真芯片，用于模擬產品處理器芯片的工作行為，在功能和性能上均十分接近產品處理器芯片，仿真芯片與仿真器主機配合實現用戶程序的仿真運行和各項調試功能。由于仿真器僅在系統產品開發、調試用戶程序的階段使用，對芯片廠商而言其市場需求量要遠遠小于產品芯片的需求量，如果像產品處理器芯片一樣專門流片仿真芯片，昂貴的流片費用分攤到每顆仿真芯片上，會造成仿真器的價格極為高昂，不利于芯片的市場推廣。因此，目前很多處理器芯片廠商都采用在設計、制造產品芯片時兼顧仿真芯片的需求，在產品芯片內增加額外的調試模塊和專用調試引腳，使產出的產品芯片既可作為產品芯片使用(不使用調試引腳和調試模塊，只使用芯片處理器核和所有功能模塊)，也可作為仿真芯片使用(使用調試引腳、調試模塊，也使用芯片處理器核和所有功能模塊)。例如，ARM核的仿真器仿真芯片中，現在就廣泛采用這種方式(JTAG調試技術)。

但是，采用上述方法實現的仿真芯片，由于與產品芯片是同一款芯片，芯片的調試引腳僅在作為仿真芯片時應用在仿真器中，而在芯片作為實際產品芯片使用時這些調試引腳是不連接不使用的。因此出于芯片生產成本和穩定性的考慮，希望引出的調試引腳越少越好。現有處理器芯片通常有多種復位；上電復位要求芯片在上電時復位處理器核及所有寄存器、存儲器到出廠初始值(測試模式初始值)，芯片進入測試模式執行初始化程序后再進入應用模式；芯片復位要求芯片在仿真器發出芯片復位(按用戶要求控制芯片復位，用戶程序回到0地址處)時，復位處理器核及所有或部分寄存器、存儲器到用戶模式初始值(與芯片手冊中的定義保持一致)，芯片處于剛進入用戶模式的狀態，用戶程序指針停在0地址處；核復位要求芯片在仿真器發出核復位(按用戶要求僅使芯片內的處理器核復位，用戶程序回到0地址處)時，僅復位處理器核，但不改變寄存器、存儲器值，芯片處于之前的用戶模式狀態，用戶程序指針停在0地址處，等等。現有仿真芯片中通常都是有多少種類的復位就在仿真芯片(亦作產品芯片使用)上引出多少個復位引腳，增加了仿真芯片的復雜性、成本，也降低了穩定性。

因此，需要有一種仿真芯片，只引出必須的復位引腳，但同時仍支持芯片的多種復位形式，降低仿真芯片復雜性和成本，提高工作穩定性。

發明內容

本發明要解決的技術問題是提供一種仿真器系統，其仿真芯片既可用作仿真芯片也可用作產品芯片，且所述仿真芯片可配合仿真器在仿真調試用戶程序時支持多種復位形式；為此，本發明還要提供一種仿真芯片。

為解決上述技術問題，本發明的仿真器系統，包括：

一仿真器，其包括一仿真芯片、一調試模塊和一上電復位模塊；所述仿真芯片包括一復位控制寄存器；該復位控制寄存器能進行位操作，每一位對應一種復位，用戶程序不能操作所述復位控制寄存器；

所述仿真芯片通過調試通道與調試模塊相連接，所述仿真芯片通過上電復位信號線與調試模塊、上電復位模塊相連接；

一電腦，其安裝有集成開發環境軟件，所述仿真器通過通信通道與該電腦相連接，所述調試模塊通過通信通道與所述集成開發環境軟件建立通信聯系；

所述仿真器上電時，上電復位模塊會產生復位信號通過與仿真芯片連接的上電復位信號線向仿真芯片輸出上電復位信號，仿真芯片完成上電復位；

所述調試模塊通過與仿真芯片連接的上電復位信號線也可向仿真芯片輸出上電復位信號，仿真芯片也會完成上電復位；

所述調試模塊通過與仿真芯片連接的調試通道對仿真芯片內的復位控制寄存器執行位寫入操作；仿真芯片根據復位控制寄存器中數值(置位)情況進行相應類型的復位；

所述調試模塊通過通信通道，接收所述集成開發環境軟件的調試指令，包括控制仿真芯片進入某種復位的指令。

本發明的仿真芯片，包括一復位控制寄存器，該復位控制寄存器能進行位操作，每一位對應一種復位，用戶程序不能操作所述復位控制寄存器；所述仿真芯片具有一上電復位信號端子和一調試通道端口。