[發(fā)明專利]插值器及插值方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201310329525.5
• 申請(qǐng)日: 2013-07-31
• 公開(kāi)（公告）號(hào): CN103944562A
• 公開(kāi)（公告）日: 2014-07-23
• 發(fā)明（設(shè)計(jì)）人: 卓宜賢;趙冠華
• 申請(qǐng)（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號(hào): H03L7/081
• 分類號(hào): H03L7/081
• 代理公司: 北京愛(ài)普納杰專利代理事務(wù)所(特殊普通合伙) 11419
• 代理人: 何自剛

1.一種插值器，包括多個(gè)插值單元，每個(gè)插值單元包括：

一第一驅(qū)動(dòng)單元，包括：

一第一上拉電路，用于根據(jù)一第一輸入信號(hào)，選擇性耦接一輸出端至一高電壓，其中所述輸出端用于輸出所述插值器的一插值信號(hào)；

一第一下拉電路，用于根據(jù)所述第一輸入信號(hào)，選擇性耦接所述輸出端至一低電壓；以及

一第一開(kāi)關(guān)對(duì)，用于根據(jù)一控制信號(hào)，選擇性啟用或禁用所述第一上拉電路和所述第一下拉電路；以及

一第二驅(qū)動(dòng)單元，包括：

一第二上拉電路，用于根據(jù)一第二輸入信號(hào)，選擇性耦接所述輸出端至所述高電壓；

一第二下拉電路，用于根據(jù)所述第二輸入信號(hào)，選擇性耦接所述輸出端至所述低電壓；以及

一第二開(kāi)關(guān)對(duì)，用于根據(jù)所述控制信號(hào)，選擇性啟用或禁用所述第二上拉電路和所述第二下拉電路，

其中，在全部所述插值單元中，所述第一上拉電路和所述第二上拉電路的驅(qū)動(dòng)能力不完全相等，和/或所述第一下拉電路和所述第二下拉電路的驅(qū)動(dòng)能力不完全相等。

2.如權(quán)利要求1所述的插值器，其特征在于，在每個(gè)所述插值單元中，所述第一上拉電路包括一第一晶體管，其包括一控制端用于接收所述第一輸入信號(hào)、一第一端耦接于所述高電壓以及一第二端耦接于所述輸出端，所述第二上拉電路包括一第二晶體管，其包括一控制端用于接收所述第二輸入信號(hào)、一第一端耦接于所述高電壓以及一第二端耦接于所述輸出端，且所述第一下拉電路包括一第三晶體管，其包括一控制端用于接收所述第一輸入信號(hào)、一第一端耦接于所述低電壓以及一第二端耦接于所述輸出端，所述第二下拉電路包括一第四晶體管，其包括一控制端用于接收所述第二輸入信號(hào)、一第一端耦接于所述低電壓以及一第二端耦接于所述輸出端。

3.如權(quán)利要求2所述的插值器，其特征在于，在所有所述插值單元中，多個(gè)所述第一晶體管的尺寸不完全相等，多個(gè)所述第二晶體管的尺寸不完全相等，多個(gè)所述第三晶體管的尺寸不完全相等，和/或多個(gè)所述第四晶體管的尺寸不完全相等。

4.如權(quán)利要求3所述的插值器，其特征在于，當(dāng)需要具有一相對(duì)超前相位的插值信號(hào)時(shí)，所述控制信號(hào)控制該第一開(kāi)關(guān)對(duì)以禁用具有一相對(duì)較小晶體管尺寸的至少一個(gè)所述第一驅(qū)動(dòng)單元和啟用具有一相對(duì)較大晶體管尺寸的至少一個(gè)所述第一驅(qū)動(dòng)單元，以及控制該第二開(kāi)關(guān)對(duì)以啟用具有一相對(duì)較小晶體管尺寸的至少一個(gè)第二驅(qū)動(dòng)單元和禁用具有一相對(duì)較大晶體管尺寸的至少一個(gè)所述第二驅(qū)動(dòng)單元。

5.如權(quán)利要求3所述的插值器，其特征在于，當(dāng)需要具有一相對(duì)滯后的相位的插值信號(hào)時(shí)，所述控制信號(hào)控制該第一開(kāi)關(guān)對(duì)以禁用具有一相對(duì)較大晶體管尺寸的至少一個(gè)所述第一驅(qū)動(dòng)單元和啟用具有一相對(duì)較小晶體管尺寸的至少一個(gè)所述第一驅(qū)動(dòng)單元，以及控制該第二開(kāi)關(guān)對(duì)以啟用具有一相對(duì)較大晶體管尺寸的至少一個(gè)所述第二驅(qū)動(dòng)單元和禁用具有一相對(duì)較小晶體管尺寸的至少一個(gè)所述第二驅(qū)動(dòng)單元。

6.如權(quán)利要求1所述的插值器，其特征在于，在每個(gè)所述插值單元中，所述第一上拉電路包括一第一阻抗裝置，且所述第二上拉電路包括一第二阻抗裝置。

7.如權(quán)利要求6所述的插值器，其特征在于，在所有所述插值單元中，多個(gè)所述第一阻抗裝置的阻抗值不完全相等，和/或多個(gè)所述第二阻抗裝置的阻抗值不完全相等。

8.如權(quán)利要求7所述的插值器，其特征在于，當(dāng)需要具有一相對(duì)超前相位的插值信號(hào)時(shí)，所述控制信號(hào)控制該第一開(kāi)關(guān)對(duì)以禁用具有一相對(duì)較大阻抗值的至少一個(gè)所述第一驅(qū)動(dòng)單元和啟用具有一相對(duì)較小阻抗值的至少一個(gè)所述第一驅(qū)動(dòng)單元，以及控制該第二開(kāi)關(guān)對(duì)以啟用具有一相對(duì)較大阻抗值的至少一個(gè)所述第二驅(qū)動(dòng)單元和禁用具有一相對(duì)較小阻抗值的至少一個(gè)所述第二驅(qū)動(dòng)單元。

9.如權(quán)利要求7所述的插值器，其特征在于，當(dāng)需要具有一相對(duì)滯后的相位的插值信號(hào)時(shí)，所述控制信號(hào)控制該第一開(kāi)關(guān)對(duì)以禁用具有一相對(duì)較小阻抗值的至少一個(gè)所述第一驅(qū)動(dòng)單元和啟用具有一相對(duì)較大阻抗值的至少一個(gè)所述第一驅(qū)動(dòng)單元，以及控制該第二開(kāi)關(guān)對(duì)以啟用具有一相對(duì)較小阻抗值的至少一個(gè)所述第二驅(qū)動(dòng)單元和禁用具有一相對(duì)較大阻抗值的至少一個(gè)所述第二驅(qū)動(dòng)單元。

10.如權(quán)利要求1或6所述的插值器，其特征在于，在每個(gè)所述插值單元中，所述第一下拉電路包括一第三阻抗裝置，且所述第二下拉電路包括一第四阻抗裝置。