[發明專利]一種判決電路及接收機

有效

• 申請號: 201310329366.9
• 申請日: 2013-07-31
• 公開（公告）號: CN103401537A
• 公開（公告）日: 2013-11-20
• 發明（設計）人: 楊少丹;陰亞東;牟榮增;閻躍鵬
• 申請（專利權）人: 中科院微電子研究所昆山分所
• 主分類號: H03K5/01
• 分類號: H03K5/01;H04B1/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明屬于信號處理技術領域，尤其涉及一種判決電路及接收機。

背景技術

判決電路是接收機的重要組成部分，用于將接收機前端處理得到的模擬信號與參考電壓進行比較，以輸出數字信號。

在實際應用中，往往由于載波和本地頻率之間的頻偏、在發送期間的信號失真、各個部件之間的失配和信道干擾，造成判決電路的待判決信號中存在直流分量。當待判決信號中存在直流分量時，會導致判決電路出現誤判。

如何消除待判決信號中直流分量的影響，準確地恢復數據是本領域技術人員亟待解決的問題。

發明內容

有鑒于此，本發明的目的在于提供一種判決電路，可以消除待判決信號中直流分量的影響，從而準確的恢復數據。

為實現上述目的，本發明提供如下技術方案：

本發明公開了一種判決電路，應用于接收機中，所述判決電路包括延遲電路、減法器電路和數據恢復電路；

所述延遲電路的輸入端接入待判決信號、輸出端連接至所述減法器電路的一個輸入端，所述延遲電路將所述待判決信號延遲預設時間后輸出至所述減法器電路，所述預設時間為T/3至5T/3，其中，T為待判決信號的符號周期；

所述減法器電路的另一個輸入端接入所述待判決信號，所述減法器電路對所述待判決信號和經過延遲后的信號進行差分比較，消除所述待判決信號中的直流分量，輸出消除直流分量的信號至所述數據恢復電路；

所述數據恢復電路在所述消除直流分量的信號大于第一閾值電壓時輸出1，在所述消除直流分量的信號小于第二閾值電壓時輸出0，在所述消除直流分量的信號位于所述第一閾值電壓和第二閾值電壓之間時，保持上次的輸出，其中，所述第一閾值電壓大于所述第二閾值電壓。

優選的，在上述判決電路中，所述延遲電路包括N+1個采樣支路和緩沖器，其中，N≥M，N和M為整數，，t為采樣時鐘的周期；

N+1個采樣支路并聯連接，N+1個采樣支路的輸入端同時接入待判決信號，N+1個采樣支路的輸出端同時連接至所述緩沖器的輸入端，所述緩沖器的輸出端連接至所述減法器電路的反相輸入端；

所述采樣支路包括第一開關管、第二開關管和電容，所述第一開關管的輸入端接入待判決信號，所述第二開關管的輸出端連接至所述緩沖器的輸入端，所述第一開關管的輸出端和所述第二開關管的輸入端通過所述電容接地。

優選的，在上述判決電路中，所述減法器電路包括運算放大器、第一電阻、第二電阻、第三電阻和第四電阻；

所述待判決信號通過所述第一電阻接入所述運算放大器的正相輸入端，所述緩沖器的輸出端通過所述第三電阻連接至所述運算放大器的反相輸入端，所述第二電阻連接在所述運算放大器的正相輸入端和反相輸出端之間，所述第四電阻連接在所述運算放大器的反相輸入端和正相輸出端之間。

優選的，在上述判決電路中，所述數據恢復電路包括第一比較器、第二比較器和RS觸發器；

所述第一比較器的反相輸入端接入所述第一閾值電壓、正相輸入端與所述運算放大器的反相輸出端連接；

所述第二比較器的正相輸入端接入所述第二閾值電壓、反相輸入端與所述運算放大器的反相輸出端連接；

所述RS觸發器的S端與所述第一比較器的輸出端連接、R端與所述第二比較器的輸出端連接，所述RS觸發器的Q端為所述判決電路的數字信號輸出端。

優選的，在上述判決電路中，所述數據恢復電路包括第一比較器、第二比較器和RS觸發器；

所述第一比較器的反相輸入端接入所述第一閾值電壓、正相輸入端與所述運算放大器的正相輸出端連接；

所述第二比較器的正相輸入端接入所述第二閾值電壓、反相輸入端與所述運算放大器的正相輸出端連接；

所述RS觸發器的S端與所述第一比較器的輸出端連接、R端與所述第二比較器的輸出端連接，所述RS觸發器的端為所述判決電路的數字信號輸出端。

優選的，在上述判決電路中，所述N+1個采樣支路中開關管的開啟時間與采樣時鐘的周期一致，從采樣支路0至采樣支路N中的第一開關管的驅動信號依次延遲一個開啟時間，并且每個采樣支路中的第二開關管的驅動信號相對于本采樣支路中的第一開關管的驅動信號延遲T/3至5T/3。

本發明還公開了一種接收機，包括天線、放大器、濾波器、混頻器、解調器和上述任意一種判決電路。