[發(fā)明專利]一種CMOS圖像傳感器的像素結(jié)構(gòu)及該圖像傳感器

有效

• 申請?zhí)枺?/td>: 201310329325.X
• 申請日: 2013-07-31
• 公開（公告）號: CN103391408A
• 公開（公告）日: 2013-11-13
• 發(fā)明（設(shè)計）人: 郭同輝;陳杰;劉志碧;唐冕;曠章曲
• 申請（專利權(quán)）人: 北京思比科微電子技術(shù)股份有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/3745;H01L27/146
• 代理公司: 北京凱特來知識產(chǎn)權(quán)代理有限公司 11260
• 代理人: 鄭立明;趙鎮(zhèn)勇

1.一種CMOS圖像傳感器的像素結(jié)構(gòu)，其特征在于，該像素結(jié)構(gòu)包括：

四個像素，排列為2×2像素矩陣式陣列結(jié)構(gòu)；該陣列結(jié)構(gòu)中的每一像素均設(shè)有一光電二極管以及與該光電二極管連接的電荷傳輸晶體管，每一列的兩個像素共享行選擇晶體管、源跟隨晶體管、復(fù)位晶體管及漂浮有源區(qū)；

其中，每一列共享的漂浮有源區(qū)分別與該列兩個像素的電荷傳輸晶體管，以及該列的源跟隨晶體管和復(fù)位晶體管相連；該列的行選擇晶體管與該列的源跟隨晶體管相連；該列的復(fù)位晶體管與該列的行選擇晶體管通過該列像素的信號輸出線相連。

2.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，所述信號輸出線的制作工藝中使用金屬1層。

3.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該像素結(jié)構(gòu)還包括：

網(wǎng)格狀電源線，該電源線分別與第一列、第二列中共享的復(fù)位晶體管相連，以及第一列、第二列中共享的源跟隨晶體管相連。

4.根據(jù)權(quán)利要求3所述的像素結(jié)構(gòu)，其特征在于，所述電源線的制作工藝中使用金屬2層。

5.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該像素結(jié)構(gòu)還包括：四根縱向排布的時序輸出控制線；其中，控制線T1分別與第二行的兩個像素內(nèi)部的電荷傳輸晶體管相連；控制線T2分別與第一行的兩個像素內(nèi)部的電荷傳輸晶體管相連；控制線S與第一列共享的行選擇晶體管相連；控制線S’與第二列共享的行選擇晶體管相連。

6.根據(jù)權(quán)利要求5所述的像素結(jié)構(gòu)，其特征在于，所述時序輸出控制線的制作工藝中使用金屬0層。

7.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該像素結(jié)構(gòu)還包括：

將第一列像素中共享的行選擇晶體管與源跟隨晶體管設(shè)置于該列像素的頂部，將第二列像素中共享的行選擇晶體管與源跟隨晶體管設(shè)置于該列像素的底部；

或者，將第一列像素中共享的行選擇晶體管與源跟隨晶體管設(shè)置于該列像素的底部，將第二列像素中共享的行選擇晶體管與源跟隨晶體管設(shè)置于該列像素的頂部。

8.一種CMOS圖像傳感器，其特征在于，該圖像傳感器包括：若干個權(quán)利要求1-7任一項所述的像素結(jié)構(gòu)、列控制器、行譯碼器、信號讀取器與信號處理模塊；

其中，所述若干個權(quán)利要求1-7任一項所述的像素結(jié)構(gòu)排列為m×n像素矩陣式陣列結(jié)構(gòu)；所述行譯碼器設(shè)于該陣列結(jié)構(gòu)的側(cè)面，所述列控制器與信號讀取器分別設(shè)于該陣列結(jié)構(gòu)的上下兩端；所述信號處理模塊與所述信號讀取器相連。

9.根據(jù)權(quán)利要求8所述的圖像傳感器，其特征在于，所述圖像傳感器中的行譯碼器與陣列結(jié)構(gòu)像素中縱向排布的時序輸出控制線相連。

10.根據(jù)權(quán)利要求8所述的圖像傳感器，其特征在于，所述圖像傳感器中的列控制器與信號讀取器分別與陣列結(jié)構(gòu)像素中的信號輸出線相連。