[發(fā)明專利]實現(xiàn)音頻系統(tǒng)中麗音信號的相位判斷功能的電路

有效

• 申請?zhí)枺?/td>: 201310328989.4
• 申請日: 2013-07-31
• 公開（公告）號: CN104348418B
• 公開（公告）日: 2017-06-20
• 發(fā)明（設計）人: 馮海英
• 申請（專利權）人: 無錫華潤矽科微電子有限公司
• 主分類號: H03D7/16
• 分類號: H03D7/16
• 代理公司: 上海智信專利代理有限公司31002
• 代理人: 王潔

技術領域

本發(fā)明涉及音頻信號處理領域，尤其涉及音頻信號的相位判斷領域，具體是指一種實現(xiàn)音頻系統(tǒng)中麗音信號的相位判斷功能的電路。

背景技術

目前，NICAM(Near Instantaneous Companded Audio Multiplex)即麗音的解碼的應用不是非常普遍，已有的NICAM解碼部分的相位判斷基本上都用通過軟件實現(xiàn)，即通過DSP(Digital Signal Processer)即數(shù)字信號處理器做計算，將相應的輸入輸出和中間處理都存儲在DSP資源中，DSP處理器實時接收音頻數(shù)據(jù)存儲后，再進行相位判斷。

用18.432MHz的采樣頻率取得的NICAM音頻信號經(jīng)過數(shù)字控制振蕩器下變頻，余弦滾降及低通濾波后的解調過程后就可以進行解碼，解碼過程的第一步便是進行相位判斷，相位判斷可以用硬件實現(xiàn)也可以用軟件實現(xiàn)，因為經(jīng)過解調的數(shù)據(jù)仍為18.432MHz，若用軟件實現(xiàn)，數(shù)據(jù)量非常大，對DSP的需求也非常高。

因此如果使用軟件進行相位判斷，計算過程實現(xiàn)將占用大量的DSP資源，由于提高了DSP在整個處理過程中的處理速度，接收的數(shù)據(jù)量非常大，而處理完的數(shù)據(jù)量非常小，因此占用大量的DSP系統(tǒng)資源。

發(fā)明內(nèi)容

本發(fā)明的目的是克服了上述現(xiàn)有技術的缺點，提供了一種能夠實現(xiàn)完全使用硬件對音頻信號進行相位判斷、結構簡單、使用方便、具有更廣泛的應用范圍的實現(xiàn)音頻系統(tǒng)中麗音信號的相位判斷功能的電路。

為了實現(xiàn)上述目的，本發(fā)明的實現(xiàn)音頻系統(tǒng)中麗音信號的相位判斷功能的電路具有如下構成：

該實現(xiàn)音頻系統(tǒng)中麗音信號的相位判斷功能的電路，主要特點是，所述的電路包括：

I路信號鎖存模塊，用以鎖存解調后的I路輸入信號；

Q路信號鎖存模塊，用以鎖存解調后的Q路輸入信號；

相位差正弦值計算模塊，用以計算所述的I路輸入信號和Q路輸入信號的相位差的正弦值，該相位差正弦值計算模塊的輸入端分別與所述的I路輸入信號、所述的I路信號鎖存模塊的輸出端、所述的Q路輸入信號和所述的Q路信號鎖存模塊的輸出端相連接；

相位差余弦值計算模塊，用以計算所述的I路輸入信號和Q路輸入信號的相位差的余弦值，該相位差余弦值計算模塊的輸入端分別與所述的I路輸入信號、所述的I路信號鎖存模塊的輸出端、所述的Q路輸入信號和所述的Q路信號鎖存模塊的輸出端相連接；

相位差象限判斷模塊，用以根據(jù)相位差的正弦值和相位差的余弦值確定相位差所在坐標軸的象限，該相位差象限判斷模塊的輸入端分別與所述的相位差正弦值計算模塊的輸出端和所述的相位差余弦值計算模塊的輸出端相連接；

恢復補償模塊，用以恢復輸入信號和輸出相位差值，該恢復補償模塊的輸入端與所述的相位差象限判斷模塊的輸出端相連接。

較佳地，所述的I路信號鎖存模塊包括第一D觸發(fā)器陣列，所述的第一D觸發(fā)器陣列的輸入端與所述的I路輸入信號相連接，所述的第一D觸發(fā)器陣列的輸出端分別與所述的相位差正弦值計算模塊和相位差余弦值計算模塊相連接。

更佳地，所述的第一D觸發(fā)器陣列包括51個I路D觸發(fā)器，第一個I路D觸發(fā)器的輸入端與所述的I路輸入信號相連接，第二個至第51個I路D觸發(fā)器的輸入端分別與前一個I路D觸發(fā)器的輸出端相連接，所述的第51個I路D觸發(fā)器分別與所述的相位差正弦值計算模塊和相位差余弦值計算模塊相連接。

較佳地，所述的Q路信號鎖存模塊包括第二D觸發(fā)器陣列，所述的第二D觸發(fā)器陣列的輸入端與所述的Q路輸入信號相連接，所述的第二D觸發(fā)器陣列的輸出端分別與所述的相位差正弦值計算模塊和相位差余弦值計算模塊相連接。

更佳地，所述的第二D觸發(fā)器陣列包括51個Q路D觸發(fā)器，第一個Q路D觸發(fā)器的輸入端與所述的Q路輸入信號相連接，第二個至第51個Q路D觸發(fā)器的輸入端分別與前一個Q路D觸發(fā)器的輸出端相連接，所述的第51個Q路D觸發(fā)器的輸出端分別與所述的相位差正弦值計算模塊和相位差余弦值計算模塊相連接。

較佳地，所述的相位差正弦值計算模塊包括第一乘法器、第二乘法器、第三D觸發(fā)器陣列、第四觸發(fā)器陣列和第一加法器，所述的第一乘法器的輸入端分別與Q路輸入信號和所述的Q路信號鎖存模塊相連接，所述的第一乘法器的輸出端通過第三D觸發(fā)器陣列與第一加法器相連接，所述的第二乘法器的輸入端分別與I路輸入信號和所述的I路信號鎖存模塊相連接，所述的第二乘法器的輸出端通過第四D觸發(fā)器陣列與第一加法器相連接，所述的第一加法器的輸出端與所述的相位差象限判斷模塊相連接。