[發(fā)明專利]基于充放電比較單元的時(shí)域放大器

有效

• 申請(qǐng)?zhí)枺?/td>: 201310323846.4
• 申請(qǐng)日: 2013-07-29
• 公開（公告）號(hào): CN103401519A
• 公開（公告）日: 2013-11-20
• 發(fā)明（設(shè)計(jì)）人: 王小松;張海英
• 申請(qǐng)（專利權(quán)）人: 江蘇物聯(lián)網(wǎng)研究發(fā)展中心
• 主分類號(hào): H03G3/20
• 分類號(hào): H03G3/20
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 殷紅梅

技術(shù)領(lǐng)域

本發(fā)明涉及一種適用于時(shí)間-數(shù)字轉(zhuǎn)換器（TDC）的時(shí)域放大器，尤其是一種基于充放電比較單元的時(shí)域放大器。

背景技術(shù)

模擬、混合信號(hào)電路的數(shù)字化趨勢（如：全數(shù)字鎖相環(huán)ADPLL和時(shí)域模數(shù)轉(zhuǎn)換器ADC）使得時(shí)域至數(shù)字域轉(zhuǎn)換器（TDC）變得越來越重要。在ADPLL中，TDC和數(shù)字環(huán)路濾波器（DLF）已經(jīng)取代了傳統(tǒng)的模擬電路（電荷泵和環(huán)路濾波器）；在時(shí)域模數(shù)轉(zhuǎn)換器ADC中，電壓至?xí)r域轉(zhuǎn)換器（V2T）和TDC則取代了電壓域比較器。

由于這些電路大部分基于數(shù)字技術(shù)實(shí)現(xiàn)，所以隨著CMOS工藝技術(shù)的進(jìn)步，它們的性能能夠得以提高。然而，由于缺少高精度、高速率的TDC，這些電路的性能沒有像預(yù)期那樣得到很大提高。因此，提高TDC的精度和速度成為當(dāng)今學(xué)術(shù)界和工業(yè)界的熱點(diǎn)之一。

目前，為了獲得高精度、高速率TDC，其普遍的解決方法是采用時(shí)域放大器。類似于電壓域放大器能將小的電壓差放大為大的電壓差，時(shí)域放大器能將小的時(shí)間差放大為大的時(shí)間差。所以，時(shí)域放大器可以用來改善TDC的精度和轉(zhuǎn)換率，就像電壓域放大器在高精度ADC中的應(yīng)用一樣。

為此，有研究者提出了不同類型的時(shí)域放大器。在文獻(xiàn)[Time?difference?amplifier]和[A?9b,?1.25ps?resolution?coarse-fine?time-to-digital?converter?in?90nm?CMOS?that?amplifies?a?time?residue]中，時(shí)域放大器通過采用輸入時(shí)變延遲的SR鎖存器來實(shí)現(xiàn)。如圖1所示，SR鎖存器工作于亞穩(wěn)態(tài)區(qū)，但是其缺點(diǎn)是：①這種時(shí)域放大器的增益不可預(yù)測且不精確；②由于其亞穩(wěn)態(tài)特性，所以需要校正；③輸入線性范圍非常小，增益不可變。

文獻(xiàn)[A?1.25ps?resolution?8b?cyclic?TDC?in?0.13μm?CMOS]提出了一種不同的亞穩(wěn)態(tài)時(shí)域放大器，如圖2所示。雖然該電路也采用類似于圖1所示的交叉耦合結(jié)構(gòu)，但是其增益相對(duì)易于控制，因?yàn)槠湓鲆嫱ㄟ^設(shè)置兩條放電路徑間的不同放電量來決定，增益大約為2，由于是交差耦合結(jié)構(gòu)，該電路仍然存在增益不精確性和輸入線性范圍不足的問題，所以也需要校正。

文獻(xiàn)[A?128-channel,9ps?column-parallel?two-stage?TDC?based?on?time?difference?amplification?for?time-resolved?imaging]提出了另外一種時(shí)域放大器，如圖3所示，其有別于前面兩種時(shí)域放大器。通過采用交叉耦合延遲單元鏈及它們傳輸時(shí)間的不同，來獲得時(shí)間的放大。但是這種結(jié)構(gòu)也存在著非線性增益和需要DLL來校正的問題，同時(shí)，增益不可變。

為了在寬的輸入范圍內(nèi)獲得線性、精確和可變的增益，文獻(xiàn)[A?7bit,3.75ps?resolution?two-step?time-to-digital?converter?in?65nm?CMOS?using?pulse-train?time?amplifier]提出了一種脈沖序列時(shí)域放大器，如圖4所示。這種結(jié)構(gòu)的基本思想是將N個(gè)相同脈沖（脈沖寬度為Tin）構(gòu)成的序列等價(jià)于一個(gè)寬的脈沖，這個(gè)寬脈沖的脈沖寬度為N×Tin。脈沖序列與寬脈沖具有相同的總脈沖寬度，因此通過這一概念，可實(shí)現(xiàn)Tin脈沖寬度放大為N×Tin的脈沖寬度。但是，這種時(shí)域放大器結(jié)構(gòu)為了避免脈沖序列中脈沖間的重疊，其需要足夠長的延遲時(shí)間，因此這會(huì)導(dǎo)致TDC轉(zhuǎn)換速率的降低。

鑒于以上背景，需要提出一種能夠滿足在寬的輸入范圍內(nèi)可獲得線性、精確和可變的增益、且能提高其應(yīng)用的TDC轉(zhuǎn)換速率的時(shí)域放大器結(jié)構(gòu)。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種基于充放電比較單元的時(shí)域放大器，該時(shí)域放大器提供增益是線性、精確、可動(dòng)態(tài)設(shè)定、可改變的。

按照本發(fā)明提供的技術(shù)方案，一種基于充放電比較單元的時(shí)域放大器，其特征是：包括n個(gè)充放電比較單元、與充放電比較單元和輸入信號(hào)一一對(duì)應(yīng)的增益選擇開關(guān)以及或門，n為大于1的整數(shù)；所述充放電比較單元的輸出端與后一個(gè)充放電比較單元的輸入端連接，上一個(gè)充放電比較單元的輸出信號(hào)為下一個(gè)充放電比較單元的輸入信號(hào)；

所述增益選擇開關(guān)并聯(lián)連接，每個(gè)增益選擇開關(guān)的輸入端與輸入信號(hào)、充放電比較單元的輸出端一一對(duì)應(yīng)連接；?