[發明專利]CMOS器件的制造方法有效

申請號：	201310321143.8	申請日：	2013-07-26
公開（公告）號：	CN103390587B	公開（公告）日：	2017-02-22
發明（設計）人：	張瑛;莘海維;林偉銘;李佳佳	申請（專利權）人：	上海華虹宏力半導體制造有限公司
主分類號：	H01L21/8238	分類號：	H01L21/8238
代理公司：	上海思微知識產權代理事務所(普通合伙)31237	代理人：	鄭瑋
地址：	201203 上海市***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	cmos 器件制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體制造技術領域，特別涉及一種CMOS器件的制造方法。

背景技術

隨著CMOS制造工藝的發展，MOSFET的最小柵長已經達到深亞微米，短溝道效應（short?channel?effect）和熱載流子注入效應（hot?carrier?injection）對器件的影響更加顯著。對于深亞微米CMOS器件而言，熱載流子注入效應是影響器件可靠性的關鍵因素。這是因為器件尺寸變小了，而工作電壓并沒有減少很多，所以相應的電場強度增加了，導致電子的運動速率增加。當電子的能量足夠高的時候，就會離開硅襯底，進入柵氧化層，進而改變器件的閾值電壓。

熱載流子注入效應會導致MOS特性的退化，并且縮短器件的壽命，評價熱載流子注入效應影響器件壽命的參數是熱載流子退化壽命（HCI）。熱載流子注入效應影響的參數主要包括閾值電壓（VT）、漏電流（Ioff）、飽和電流（Ids）。

通過離子注入技術把少量的雜質離子注入溝道區域形成得到輕摻雜漏區（low?doped?drain）結構能夠很好地改善溝道電場分布，改善熱載流子注入效應，因此被廣泛采用。輕摻雜漏區（low?doped?drain）簡稱LDD。

在深亞微米CMOS的制造過程中，NMOS和PMOS都需要形成LDD結構。形成LDD結構的工藝過程如下：首先，利用第一掩模版進行NMOS核心器件的光刻，之后對NMOS核心器件進行離子注入；接著，利用第二掩模版進行PMOS核心器件的光刻，之后對PMOS核心器件進行離子注入；然后，利用第三掩模版進行NMOS輸入輸出器件的光刻，之后對NMOS輸入輸出器件進行離子注入；離子注入之后，在多晶硅柵極的兩側形成側墻結構（Spacer）；形成側墻結構之后，利用第四掩模版進行NMOS核心器件和NMOS輸入輸出器件的N+源漏光刻，之后對NMOS核心器件和NMOS輸入輸出器件執行離子注入；最后，利用第五掩模版進行PMOS核心器件和PMOS輸入輸出器件的P+源漏光刻，之后對PMOS核心器件和PMOS輸入輸出器件執行離子注入。

可見，在深亞微米CMOS的制造過程中，形成LDD結構一共需要5張掩模版，使用的掩模版數量非常多。眾所周知，掩模版非常昂貴，掩模版的使用數量多意味著制造成本高。而且，為了改善熱載流子注入效應，NMOS和PMOS都需要形成LDD結構，對于NMOS輸入輸出器件而言，熱載流子注入效應尤其嚴重，為了得到較好壽命的器件，對NMOS器件進行LDD離子注入是必不可少的。如何降低深亞微米CMOS的制造成本已經成為本領域技術人員亟需解決的技術問題。

發明內容

本發明的目的在于提供一種CMOS器件的制造方法，以解決現有的深亞微米CMOS制造過程中掩模版使用數量多，制造成本高的問題。

為解決上述技術問題，本發明提供一種CMOS器件的制造方法，所述CMOS器件的制造方法包括以下步驟：

提供一襯底，所述襯底的內部形成有P阱和N阱，所述襯底的表面形成有多晶硅柵極；

通過第一掩模版對所述襯底執行NMOS核心器件的光刻；

執行NMOS核心器件的LDD離子注入；

通過第二掩模版對所述襯底執行PMOS核心器件和NMOS輸入輸出器件的光刻；

執行PMOS核心器件和NMOS輸入輸出器件的LDD離子注入；

執行NMOS核心器件和NMOS輸入輸出器件的N+源漏注入；

執行PMOS核心器件和PMOS輸入輸出器件的P+源漏注入。

優選的，在所述的CMOS器件的制造方法中，在N+源漏注入之前，在PMOS核心器件和NMOS輸入輸出器件的LDD離子注入之后，還包括：通過第三掩模版對所述襯底執行NMOS核心器件和NMOS輸入輸出器件的N＋源漏光刻。

優選的，在所述的CMOS器件的制造方法中，在N+源漏光刻之前，在PMOS核心器件的LDD離子注入和NMOS輸入輸出器件的LDD離子注入之后，還包括：在所述多晶硅柵極的兩側形成側墻。