[發明專利]振蕩器

有效

• 申請號: 201310321029.5
• 申請日: 2013-07-26
• 公開（公告）號: CN103368528A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 馮楚華;楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明關于一種振蕩器，特別是涉及一種占空比為50%的振蕩器。

背景技術

EEPROM（Electrically?Erasable?Programmable?Read-Only?Memory，電可擦可編程只讀存儲器）經常需要利用振蕩器產生高壓電荷泵所需的時鐘，一般電荷泵在時鐘占空比為50％時效率最高。圖1為傳統的振蕩器的電路示意圖，圖2為傳統振蕩器的仿真結果示意圖。如圖1及圖2所示，振蕩器包括傳輸門T1/T2、電流源I1/I2、比較器CMP1/CMP2、與非門AND1/AND2以及反相器INV1/INV2/INV3/INV4/INV5，其基本原理為：起始時，VC為0，比較器CMP1輸出低電平0，比較器CMP2輸出高電平1，于是與非門AND1輸出高電平1，與非門AND2由于兩輸入均為1而輸出CK0為0，而與非門AND1輸出高電平1經反相器INV1反相得到低電平0，該低電平0控制傳輸門T2關閉，與非門AND1輸出高電平1經反相器INV1、INV2反相得到高電平1，該高電平1控制傳輸門T1打開，電流源I1向電容C充電，在VC上升至超過Vref-時，比較器CMP1輸出高電平1，在VC<Vref+前，比較器CMP2輸出高電平1，在VC超過Vref+時，比較器CMP2輸出低電平0，CK0隨之變為高電平1，與非門AND1因兩輸入均為1而輸出變為0，此低電平經反相器INV1反相輸出高電平1，此高電平打開傳輸管T2將電容C放電，同時與非門AND1的輸出低電平0經兩個反相器INV1、INV2反相得到低電平0，該低電平關閉傳輸管T1，切斷充電通路，從而VC開始下降，當VC降至低于Vref-時，比較器CMP1輸出低電平0使得與非門AND1輸出變為高，與非門AND2因兩輸入為高電平1而輸出CK0變為低電平0，如此周而復始維持穩定的振蕩，CK0經3次反相緩沖得到輸出CKOUT。

可見，傳統振蕩器為了獲得占空比為50％的時鐘信號往往需要兩個比較器和復雜的占空比控制電路，這樣導致電路面積大，功耗高，不利于電路設計。

發明內容

為克服上述現有技術存在的導致電路面積大功耗高的問題，本發明的主要目的在于提供一種振蕩器，其只需采用較簡單的充放電電路及比較器、D觸發器就可實現占空比為50％的時鐘信號，不僅面積節約了50％，優化了功耗，而且占空比更準確。

為達上述及其它目的，本發明提供一種振蕩器，至少包括：

充放電模塊，連接一電源電壓，通過充放電產生一鋸齒波輸出至整形模塊；

整形模塊，具有兩輸入端，分別接一參考電壓和該充放電模塊的鋸齒波輸出，通過對該參考電壓與鋸齒波輸出進行比較后產生一窄脈沖送至占空比調節模塊；

占空比調節模塊，將得到的窄脈沖進行分頻，以得到占空比為50%的時鐘信號。

進一步地，該整形模塊將其輸出反饋至該充放電模塊以控制其充放電

進一步地，該充放電模塊包括一恒流源、一傳輸門、一電容、一NMOS管、第一反相器及第二反相器，其中該恒流源、該傳輸門及該電容串聯于該電源電壓與地之間，該傳輸門與該電容的中間節點連接于該整形模塊以輸出該鋸齒波，同時該傳輸門與該電容的中間節點還連接于該NMOS管之漏極，該NMOS管源極接地，柵極接該第一反相器的輸出端，該第一反相器的輸出端的還通過該第二反相器接至該傳輸門，該第一反相器的輸入端接該整形模塊的輸出端，以將該整形模塊產生的窄脈沖進行緩沖后得到正向窄脈沖，將該正向窄脈沖反饋至充放電模塊以控制其充放電

進一步地，該充放電模塊包括一恒流源、一傳輸門、一電容以及一PMOS管，其中該恒流源、該傳輸門及該電容串連于該電源電壓與地之間，該傳輸門與該電容的中間節點連接于該整形模塊以輸出該鋸齒波，同時該傳輸門與該電容的中間節點還連接于該PMOS管之源極，該PMOS管柵極接該整形模塊的輸出端，漏極接地，同時該整形模塊的輸出端還接于該傳輸門。

進一步地，該整形模塊包括一比較器，該比較器同相輸入端接該參考電壓，反相輸入端接于該充放電模塊的輸出端，該比較器將該參考電壓與該充放電模塊的輸出比較后輸出窄脈沖。

進一步地，該占空比調節模塊至少包括一D觸發器，該D觸發器的時鐘輸入端接該比較器的輸出，反相輸出端接輸入端，以將該整形模塊的輸出進行分頻后，正相輸出端輸出占空比為50%的時鐘信號。