[發(fā)明專利]EEPROM存儲(chǔ)器陣列

在審

• 申請(qǐng)?zhí)枺?/td>: 201310320963.5
• 申請(qǐng)日: 2013-07-26
• 公開（公告）號(hào): CN103366810A
• 公開（公告）日: 2013-10-23
• 發(fā)明（設(shè)計(jì)）人: 顧靖
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): G11C16/06
• 分類號(hào): G11C16/06
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種EEPROM存儲(chǔ)器陣列，其特征在于，所述EEPROM存儲(chǔ)器陣列包括多個(gè)存儲(chǔ)單元，每個(gè)所述存儲(chǔ)單元包含位于襯底中的源極、漏極；所述源極上方依次形成有源極浮柵、源極控制柵，所述漏極上方依次形成有漏極浮柵、漏極控制柵；所述襯底上還形成有位于所述源極浮柵和漏極浮柵之間的選擇柵；其中，排列為列方向的排序?yàn)槠鏀?shù)和偶數(shù)的相鄰兩個(gè)存儲(chǔ)單元的源極共用，且行方向的所述共用源極通過有源區(qū)導(dǎo)通共用，形成埋藏于所述襯底中的源線；

按照列方向交替排列的位線；每條位線將其所在方向的存儲(chǔ)單元的漏極連接；

按照行方向排列的字線、控制柵線，每條字線將其所在方向的存儲(chǔ)單元的選擇刪連接，每條控制柵線將其所在方向的存儲(chǔ)單元的源極控制柵和漏極控制柵連接。

2.如權(quán)利要求1所述的EEPROM存儲(chǔ)器陣列，其特征在于，每個(gè)存儲(chǔ)單元的所述源極浮柵、源極控制柵、漏極浮柵和漏極控制柵與所述選擇柵之間形成有一層氧化層。

3.如權(quán)利要求1或2所述的EEPROM存儲(chǔ)器陣列，其特征在于，對(duì)于所述EEPROM存儲(chǔ)器陣列中的任一存儲(chǔ)單元進(jìn)行讀取時(shí)，施加于其所在的控制柵線的電壓為0V，施加于其所在的字線的電壓為3V，施加于其所在的源線的電壓為0V，施加于其所在的位線的電壓為1V。

4.如權(quán)利要求1或2所述的EEPROM存儲(chǔ)器陣列，其特征在于，對(duì)于所述EEPROM存儲(chǔ)器陣列中的任一存儲(chǔ)單元進(jìn)行擦除時(shí)，施加于其所在的字線的電壓為11V，施加于其所在的控制柵線、源線及位線的電壓為0V。

5.如權(quán)利要求1或2所述的EEPROM存儲(chǔ)器陣列，其特征在于，對(duì)于所述EEPROM存儲(chǔ)器陣列中的任一存儲(chǔ)單元進(jìn)行擦除時(shí)，施加于其所在的控制柵線的電壓為-7V，施加于其所在的字線的電壓為8V，施加于其所在的源線和位線的電壓為0V。

6.如權(quán)利要求1或2所述的EEPROM存儲(chǔ)器陣列，其特征在于，對(duì)于所述EEPROM存儲(chǔ)器陣列中的任一存儲(chǔ)單元進(jìn)行編程時(shí)，施加于其所在的控制柵線的電壓為8V，施加于其所在的字線的電壓為1.5V，施加于其所在的源線的電壓為0V，施加于其所在的位線的電壓為編程電壓。

7.如權(quán)利要求6所述的EEPROM存儲(chǔ)器陣列，其特征在于，所述編程電壓為5V。