[發明專利]閃存裝置、存儲器控制器及閃存的控制方法

有效

• 申請號: 201310317236.3
• 申請日: 2013-07-25
• 公開（公告）號: CN104282342B
• 公開（公告）日: 2017-11-10
• 發明（設計）人: 朱家慶
• 申請（專利權）人: 點序科技股份有限公司
• 主分類號: G11C29/04
• 分類號: G11C29/04;G11C29/42
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 臧建明

1.一種存儲器控制器，適于控制閃存，其特征在于，包括：

損壞行管理器，記錄該閃存中的損壞行地址信息；

錯誤檢測及校正解碼器，通過該損壞行管理器來接收由該閃存讀出的讀取數據，針對該讀取數據進行解碼，并依據該讀取數據以產生錯誤信息；以及

損壞行決定電路，耦接該錯誤檢測及校正解碼器及該損壞行管理器，該損壞行決定電路接收該錯誤信息并傳送至該損壞行管理器，以使該損壞行管理器依據該錯誤信息更新該損壞行地址信息，

該損壞行決定電路包括多個緩沖器，上述多個緩沖器依序串連耦接于該錯誤檢測及校正解碼器以及該損壞行管理器間，其中，第i級的緩沖器存儲錯誤累計產生次數等于i的錯誤行地址，其中i為正整數。

2.根據權利要求1所述的存儲器控制器，其特征在于，該錯誤檢測及校正解碼器判斷該讀取數據是否發生錯誤，并輸出發生錯誤的該讀取數據對應的該錯誤行地址以作為該錯誤信息。

3.根據權利要求2所述的存儲器控制器，其特征在于，該損壞行決定電路計數該錯誤行地址的該錯誤累計產生次數，并依據該錯誤累計產生次數傳送該錯誤行地址至該損壞行管理器。

4.根據權利要求3所述的存儲器控制器，其特征在于，該損壞行管理器存儲該錯誤行地址以更新該損壞行地址信息。

5.根據權利要求3所述的存儲器控制器，其特征在于，該損壞行決定電路在該錯誤行地址的該錯誤累計產生次數大于預設臨界值時，該損壞行決定電路傳送該錯誤行地址至該損壞行管理器。

6.根據權利要求1所述的存儲器控制器，其特征在于，還包括：

錯誤檢測及校正編碼器，由主機端接收寫入數據，并針對該寫入數據進行錯誤檢測及校正碼的編碼動作以產生編碼數據；

擾亂器，耦接在該錯誤檢測及校正編碼器與該損壞行管理器間，針對該編碼數據進行數據擾亂動作；

寫入電路，耦接至該閃存，該寫入電路依據該損壞行地址信息將擾亂后的該編碼數據寫入該閃存；

讀出電路，耦接該閃存，并由該閃存讀出該讀取數據；以及

解擾亂器，耦接該讀出電路及該錯誤檢測及校正解碼器，該解擾亂器對該讀取數據進行數據解擾亂動作，并將解擾亂的該讀取數據傳送至該錯誤檢測及校正解碼器。

7.一種閃存裝置，其特征在于，包括：

閃存；以及

存儲器控制器，耦接該閃存，該存儲器控制器包括：

損壞行管理器，記錄該閃存中的損壞行地址信息；

錯誤檢測及校正解碼器，透過該損壞行管理器接收由該閃存讀出的讀取數據，針對該讀取數據進行解碼，并依據該讀取數據是否發生錯誤以產生錯誤信息；以及

損壞行決定電路，耦接該錯誤檢測及校正解碼器及該損壞行管理器，該損壞行決定電路接收該錯誤信息并傳送至該損壞行管理器，以使該損壞行管理器依據該錯誤信息更新該損壞行地址信息，該損壞行決定電路包括：

多個緩沖器，上述多個緩沖器依序串連耦接于該錯誤檢測及校正解碼器以及該損壞行管理器間，其中，第i級的緩沖器存儲錯誤累計產生次數等于i的錯誤行地址，其中i為正整數。

8.根據權利要求7所述的閃存裝置，其特征在于，該錯誤檢測及校正解碼器判斷該讀取數據是否發生錯誤，并輸出發生錯誤的該讀取數據對應的該錯誤行地址以作為該錯誤信息。

9.根據權利要求7所述的閃存裝置，其特征在于，該損壞行決定電路計數該錯誤行地址的該錯誤累計產生次數，并依據該錯誤累計產生次數傳送該錯誤行地址至該損壞行管理器。

10.根據權利要求9所述的閃存裝置，其特征在于，該損壞行管理器存儲該錯誤行地址以更新該損壞行地址信息。

11.根據權利要求9所述的閃存裝置，其特征在于，該損壞行決定電路在該錯誤行地址的該錯誤累計產生次數大于預設臨界值時，該損壞行決定電路傳送該錯誤行地址至該損壞行管理器。