[發(fā)明專利]一種基于RVM動態(tài)可重構(gòu)的衛(wèi)星鋰離子電池剩余壽命預(yù)測系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201310317179.9
• 申請日: 2013-07-25
• 公開（公告）號: CN103336877A
• 公開（公告）日: 2013-10-02
• 發(fā)明（設(shè)計(jì)）人: 周建寶;王少軍;彭宇;劉大同;彭喜元
• 申請（專利權(quán)）人: 哈爾濱工業(yè)大學(xué)
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 哈爾濱市松花江專利商標(biāo)事務(wù)所 23109
• 代理人: 楊立超

1.一種基于RVM動態(tài)可重構(gòu)的衛(wèi)星鋰離子電池剩余壽命預(yù)測系統(tǒng)，所述預(yù)測系統(tǒng)包括FPGA、片外存儲器和配置存儲器，其特征在于：所述FPGA包括靜態(tài)邏輯區(qū)和動態(tài)可重構(gòu)模塊，所述靜態(tài)邏輯區(qū)包含有嵌入式處理器、片上總線以及掛接于片上總線上的外設(shè)功能模塊、嵌入式處理器的存儲控制器、BlockRAM和解耦合IP，嵌入式處理器的存儲控制器與嵌入式處理器的存儲控制器接口連接，BlockRAM與嵌入式處理器的塊隨機(jī)存儲器接口連接，動態(tài)可重構(gòu)模塊通過片上總線與嵌入式處理器互聯(lián)，動態(tài)可重構(gòu)模塊和片上總線之間通過解耦合IP互聯(lián)；動態(tài)可重構(gòu)模塊包括重構(gòu)單元A和重構(gòu)單元B，重構(gòu)單元A和重構(gòu)單元B分時復(fù)用動態(tài)可重構(gòu)模塊的邏輯資源實(shí)現(xiàn)RVM訓(xùn)練和預(yù)測；嵌入式處理器用于實(shí)現(xiàn)動態(tài)可重構(gòu)計(jì)算流程的控制，重構(gòu)單元A和重構(gòu)單元B用于自主完成更底層的計(jì)算流程；解耦合IP用于保持與靜態(tài)邏輯區(qū)域有物理連接的動態(tài)可重構(gòu)區(qū)的信號在動態(tài)重構(gòu)時處于穩(wěn)定狀態(tài)；片外存儲器通過嵌入式處理器的存儲控制器與嵌入式處理器互聯(lián)，配置存儲器與片上總線存儲控制器互聯(lián)；片外存儲器用于存儲剩余壽命預(yù)測的輸入數(shù)據(jù)及中間計(jì)算結(jié)果；配置存儲器用于存儲FPGA的配置文件。

2.根據(jù)權(quán)利要求1所述的一種基于RVM動態(tài)可重構(gòu)的衛(wèi)星鋰離子電池剩余壽命預(yù)測系統(tǒng)，其特征在于：所述外設(shè)功能模塊包括配置端口、通訊控制端口、DMA控制器和片上總線存儲控制器。

3.根據(jù)權(quán)利要求1或2所述的一種基于RVM動態(tài)可重構(gòu)的衛(wèi)星鋰離子電池剩余壽命預(yù)測系統(tǒng)，其特征在于：片外存儲器采用大容量、速度快的DDR?SDRAM實(shí)現(xiàn)；重構(gòu)單元A、重構(gòu)單元B與片外存儲器之間的數(shù)據(jù)交互采用DMA的方式實(shí)現(xiàn)。

4.一種基于RVM動態(tài)可重構(gòu)的衛(wèi)星鋰離子電池剩余壽命預(yù)測方法，其特征在于：所述預(yù)測方法的具體過程包括訓(xùn)練過程和預(yù)測過程；

訓(xùn)練過程依次由重構(gòu)單元A、重構(gòu)單元B完成，訓(xùn)練時由重構(gòu)單元A到重構(gòu)單元B需一次重構(gòu)，訓(xùn)練時首先配置FPGA為重構(gòu)單元A開始計(jì)算，重構(gòu)單元A用于實(shí)現(xiàn)核函數(shù)Φ、矩陣向量乘Φ^T_t和向量內(nèi)積t^T_t的計(jì)算，計(jì)算完成之后存儲計(jì)算結(jié)果；

其中，選取電池容量數(shù)據(jù)C=(C₁,C₂,…C_n)作為原始樣本，C_i為電池容量，單位為Ah，i=1,2,…,n，n=168；然后進(jìn)行相空間重構(gòu)構(gòu)造訓(xùn)練樣本，嵌入維數(shù)l=5，遲延d=1，得到訓(xùn)練樣本集{(x₁,t₁),(x₂,t₂),…,(x_n-l,t_n-l)}，x_j=(C_j,C_j+1,…,C_j+l)，t_j=C_j+l,j=1,2,…n-l，其中x=(x₁,x₂,…,x_n-l)為RVM模型輸入數(shù)據(jù)，t=(t₁,t₂,…,t_n-l)為RVM模型的輸出數(shù)據(jù)；即相關(guān)向量回歸數(shù)學(xué)表達(dá)式為t=Φw+ε，其中t=(t₁,…,t_n)^T，ε為高斯噪聲，w為權(quán)值，w=(w₀,…,w_n)^T，Φ=[φ₁,φ₂…φ_n]^T為核函數(shù)矩陣，φ_i=[K(x_i,x₁),…,K(x_i,x_n)]，K(x_i,x_j)=exp{-||x_i-x_j||²/γ²}，γ為核參數(shù)；_

然后配置FPGA為重構(gòu)單元B并開始計(jì)算，重構(gòu)單元B用于實(shí)現(xiàn)權(quán)值w^(m+1)、噪聲方差(σ²)^m+1的計(jì)算；

其中：w^(m+1)=(σ^-2)^(m)(Ψ^(m)-Ψ^(m)Φ^T∑^-1ΦΨ^(m))Φ^Tt

(σ2)m+1=tTt-2tTΦ*(w(m+1))T+trace[ΦE(wwT)ΦT]n,]]>σ²為噪聲ε的方差，

(σ^-2)^(m)表示上一步高斯噪聲ε方差的倒數(shù)，該式中的m表示迭代次數(shù)；

Ψ(m)=diag[(w1m)2,(w2m)2,...,(wnm)2];]]>w^(m)、w^(m+1)分別為表示前一次和本次新計(jì)算得到的公式t=Φw+ε中的權(quán)值w；

∑^-1表示矩陣∑的逆，∑=ΦΨ^(m)Φ^T+(σ²)I，I為單位陣；

trace[ΦE(w^(m)(w^(m))^T)Φ^T]表示求矩陣[ΦE(w^(m)(w^(m))^T)Φ^T]的跡；

E(w^(m)(w^(m))^T)=(Ψ^(m)-Ψ^(m)Φ^T∑^-1ΦΨ^(m))+w^(m)(w^(m))^T，E(w^(m)(w^(m))^T)表示矩陣(w^(m)(w^(m))^T)的期望；

預(yù)測過程時由重構(gòu)單元A完成，預(yù)測時由重構(gòu)單元B到重構(gòu)單元A需一次重構(gòu)，配置FPGA為重構(gòu)單元A，實(shí)現(xiàn)核函數(shù)Φ(x_*)、預(yù)測值Φ(x_*)^Tw及預(yù)測值的方差σ²+Φ(x_*)^T∑Φ(x_*)的計(jì)算，進(jìn)行RUL預(yù)測計(jì)算，當(dāng)預(yù)測結(jié)果達(dá)到失效閾值時預(yù)測結(jié)束，同時獲得電池的RUL的計(jì)算結(jié)果及方差。