[發(fā)明專利]調(diào)整NVM單元編程/擦除操作的偏置條件以降低性能退化的方法和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201310316771.7
• 申請日: 2013-07-25
• 公開（公告）號: CN103578544B
• 公開（公告）日: 2018-10-19
• 發(fā)明（設計）人: 穆復宸;王彥卓;何晨;理查德·K·埃吉基
• 申請（專利權(quán)）人: 恩智浦美國有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/34
• 代理公司: 中原信達知識產(chǎn)權(quán)代理有限責任公司 11219
• 代理人: 李寶泉;周亞榮

1.一種集成非易失性存儲器(NVM)系統(tǒng)，包括：

非易失性存儲器(NVM)單元的陣列；

偏壓發(fā)生器電路，被配置為生成非易失性存儲器(NVM)單元的偏壓；

控制器電路，被配置為基于與在達到預定數(shù)量的編程或擦除脈沖之后以及在達到最大數(shù)量的編程或擦除脈沖之前進行的編程操作或擦除操作中的至少一個有關(guān)的臨時驗證操作來確定所述非易失性存儲器(NVM)系統(tǒng)的性能退化，并且基于所述臨時驗證操作的結(jié)果來調(diào)整由所述偏壓發(fā)生器電路生成的偏壓的至少一個電壓水平，用于所述臨時驗證操作的臨時驗證水平是在默認擦除驗證電壓水平和默認編程驗證電壓水平之間的電壓水平；

其中所述控制器電路進一步被配置為在所述臨時驗證操作之后使用所述至少一個調(diào)整的電壓水平繼續(xù)所述非易失性存儲器(NVM)系統(tǒng)的編程操作或擦除操作中的至少一個。

2.根據(jù)權(quán)利要求1所述的集成非易失性存儲器(NVM)系統(tǒng)，其中，所述控制器電路進一步被配置為獲得所述非易失性存儲器(NVM)系統(tǒng)的性能信息，所述性能信息包括循環(huán)計數(shù)、編程脈沖計數(shù)、或擦除脈沖計數(shù)中的至少一個。

3.根據(jù)權(quán)利要求1所述的集成非易失性存儲器(NVM)系統(tǒng)，其中所述至少一個調(diào)整的電壓水平是柵極偏壓、體偏壓、或漏極偏壓、或這些偏壓的組合的電壓水平。

4.根據(jù)權(quán)利要求1所述的集成非易失性存儲器(NVM)系統(tǒng)，其中所述至少一個電壓水平包括用于編程操作的柵極偏壓的電壓水平。

5.根據(jù)權(quán)利要求4所述的集成非易失性存儲器(NVM)系統(tǒng)，其中所述編程操作包括軟編程操作。

6.根據(jù)權(quán)利要求4所述的集成非易失性存儲器(NVM)系統(tǒng)，其中所述柵極偏壓水平被增加小于或等于500毫伏的量。

7.根據(jù)權(quán)利要求1所述的集成非易失性存儲器(NVM)系統(tǒng)，其中所述至少一個電壓水平包括用于擦除操作的體偏壓的電壓水平。

8.根據(jù)權(quán)利要求7所述的集成非易失性存儲器(NVM)系統(tǒng)，其中擦除偏壓水平被增加小于或等于500毫伏的量。

9.根據(jù)權(quán)利要求1所述的集成非易失性存儲器(NVM)系統(tǒng)，其中所述偏壓發(fā)生器電路包括置于所述集成非易失性存儲器(NVM)系統(tǒng)上不同位置的至少兩個電路塊。

10.根據(jù)權(quán)利要求1所述的集成非易失性存儲器(NVM)系統(tǒng)，進一步包括被配置為存儲偏置條件參數(shù)集合的存儲電路，并且其中所述控制器電路被配置為使用至少一個存儲的偏置條件參數(shù)集合來調(diào)整所述至少一個電壓水平。

11.根據(jù)權(quán)利要求2所述的集成非易失性存儲器(NVM)系統(tǒng)，進一步包括被配置為存儲性能退化信息的存儲電路，并且其中所述控制器電路被配置為將所述性能信息與存儲的性能退化信息進行比較以做出性能退化確定。

12.根據(jù)權(quán)利要求11所述的集成非易失性存儲器(NVM)系統(tǒng)，其中所存儲的性能退化信息是基于溫度的性能退化信息，其中所述控制器電路進一步被配置為獲得所述非易失性存儲器(NVM)系統(tǒng)的操作溫度信息，并且其中所述控制器電路進一步被配置為通過將所述性能信息與所述基于溫度的性能退化信息進行比較來確定性能退化。

13.根據(jù)權(quán)利要求1所述的集成非易失性存儲器(NVM)系統(tǒng)，其中，如果所述臨時驗證操作是指示對于非易失性存儲器(NVM)系統(tǒng)存在性能退化條件的失敗，則所述控制器電路進一步被配置為設置標志。