[發明專利]一種基于開發板的板間多播光互連網絡架構方法有效
| 申請號: | 201310315787.6 | 申請日: | 2013-07-25 |
| 公開(公告)號: | CN103428115A | 公開(公告)日: | 2013-12-04 |
| 發明(設計)人: | 楊建義;宋少鴻;馬驤;石偉丞;王曉雪;曹凌霄;張涵;江曉清;周強;李宇波;郝寅雷;余輝 | 申請(專利權)人: | 浙江大學 |
| 主分類號: | H04L12/933 | 分類號: | H04L12/933;H04Q11/00 |
| 代理公司: | 杭州求是專利事務所有限公司 33200 | 代理人: | 林懷禹 |
| 地址: | 310027 浙*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 開發 板間多播光 互連 網絡 架構 方法 | ||
技術領域
本發明涉及一種光互連網絡架構方法,具體地說是一種基于開發板的板間多播光互連網絡架構方法。
背景技術
隨著大規模集成電路的發展,傳統的電互連方式逐漸顯現出帶寬低、時延高、能耗高、抗干擾性差等方面的缺點,即所謂“電子瓶頸”。而光互連由于其帶寬高、低延時、低能耗、串擾小等特點,倍受未來通信系統的青睞。目前,國內外不少研究機構都開始關注光互連網絡的架構,但是這些工作大多都停留在理論及仿真層面,網絡架構物理實現的具體解決方案依然缺乏。首先是由于光無法緩存,所以在處理光信號時會比較困難;其次,多芯片互連后的芯片間協同工作需要進行實時通信,大量數據的發送接收給通信帶來極大的挑戰;最后由于大規模的ASIC驗證所需的費用極高。
采用集成光學收發模塊(SFP模塊)的多FPGA芯片可以搭建已有的較為成熟的光互連網絡的基本結構單元,并且可以對該單元做功能性驗證及相關的性能分析。基于SFP模塊及Aurora協議的模式提供了一套可直接應用的點到點的串行通道數據傳輸,則可以集中到網絡層面的設計。
發明內容
為了解決背景技術中存在的問題,本發明的目的在于提供一種基于開發板的板間多播光互連網絡架構方法。
本發明的技術方案的具體方法步驟如下:
1)首先用N塊相同的集成有光學收發模塊的開發板和兩塊1×N的光功分器連接成N×N板間多播光互連網絡;
2)用戶先從每塊開發板上的GIPO_DIP_SW鍵輸入需要制定的網絡負載參數,將網絡負載參數傳入流控制模塊,作為制定流控制的參數;
3)流控制模塊內,根據網絡負載參數制定每次發送包的個數與總數據包交換次數,設定當前時刻下本塊開發板上數據發送的狀態,對于數據發送狀態為開啟的開發板,則同時根據用戶制定的網絡流量模型設定下一個周期內的數據發送狀態為開啟的開發板地址信息后通過數據發送模塊傳給數據打包模塊;
4)數據打包模塊內,數據發送狀態為開啟的開發板內,先用任意一種偽隨機碼的產生方式算出當前時刻下16bitsRAM存儲地址,用16bitsRAM存儲地址從存有既定數據的RAM中讀出128bytes需要發送的數據流,然后將128bytes需要發送的數據流加上16bits包頭標志、16bits包尾標志、16bits數據的RAM存儲地址、48bits發包時間戳、32bits發送中的剩余包個數以及16bits路由信息后得到146bytes大小的數據包,再傳送到數據發送模塊;
5)數據發送模塊內,數據發送狀態為開啟的開發板內,將從數據打包模塊發送過來的數據包,以每個周期16bits位寬的速率交給Aurora協議編碼,并進行并串轉換,發送到光學收發模塊,再進行電光轉換,等待所有其他開發板的接收;統計從交給Aurora協議編碼到進行電光轉換的過程中發送數據包的個數后反饋給流控制模塊,當發送數據包的個數達到用戶所制定的網絡負載參數中的發送數據包個數后,停止當前開發板的數據處理;
6)數據接收模塊內,數據發送狀態為開啟的開發板的光信號進入任意一開發板內的光學收發模塊后,先進行光電轉換,再由Aurora協議解碼,然后進行串并轉換,以每個周期16bits位寬的速率發送到數據接收模塊;在數據接收模塊中進行誤碼和時延的計算,解析從數據發送狀態為開啟的開發板的光信號到發送到數據接收模塊的過程中的32bits發送中的剩余包個數后,反饋給流控制模塊;
7)當流控制模塊反饋得到的32bits發送中的剩余包個數為零時,如果任意一開發板地址信息等于下一個周期內的數據發送狀態為開啟的開發板地址信息,則指定該開發板為下一周期的數據發送狀態為開啟的開發板;
8)性能檢測模塊:通過在頂層模塊中添加ICON?IP核和VIO?IP核,并將所要觀察的任意信號連接到VIO?IP核上;用Xilinx公司的ChipScope軟件來觀察連接到VIO?IP核上的信號。
所述的開發板為FPGA芯片。
所述步驟1)中的N是任意大于等于2的整數。
所述步驟4)中的16bits路由信息由8bits當前周期的路由信息與8bits下一個周期的路由信息組成,當前周期的路由信息由數據發送狀態為開啟的開發板地址信息和接收的開發板地址信息組成,下一個周期的路由信息由數據發送狀態為開啟的開發板地址信息和接收的開發板地址信息組成。
所述步驟8)中的頂層模塊將包括流控制模塊、數據打包模塊、數據發送模塊、數據接收模塊與性能檢測模塊在內的模塊進行連接。
本發明具有的有益效果是:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浙江大學,未經浙江大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310315787.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:懸臂式掘進機降塵系統
- 下一篇:井口油套管氣密封檢測裝置





