[發明專利]溝槽式金屬氧化物半導體場效應管

在審

• 申請號: 201310315605.5
• 申請日: 2013-07-25
• 公開（公告）號: CN103730499A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 謝福淵
• 申請（專利權）人: 力士科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 湯保平

相關申請的交叉引用

本申請案要求對于2012年10月12日提交的美國專利申請第13/650,346號的優先權，該專利申請披露的內容通過全文引用而結合與本文中。

技術領域

本發明主要涉及功率半導體器件的單元結構、版圖和制造過程。更具體地，本發明涉及在終端區具有懸浮的溝槽柵的溝槽式金屬氧化物半導體場效應管(MOSFET)的新型改良的單元結構、版圖及其改良的制造過程。

背景技術

現有技術中在終端區具有懸浮的溝槽柵(具有懸浮的電壓)的典型溝槽式金屬氧化物半導體場效應管(MOSFET，下同)結構中存在一些技術問題。例如，在美國專利號為6,462,376的專利中，如圖1A所示，公開了一種溝槽MOSFET，其在終端區包括多個懸浮的溝槽柵111和n+源區120。在終端區，該n+源區120位于兩個相鄰的懸浮的溝槽柵111之間。這種結構會導致在漏區和源區之間產生嚴重的漏電流，因為P型體區108具有懸浮的電壓而懸浮的溝槽柵111沒有與n+源區120短接，使得當漏-源之間反向偏置時，位于終端區的溝道很容易被開啟。電流會從漏區流經終端區中兩個相鄰的懸浮的溝槽柵111之間的溝道區最后到達位于有源區中的n+源區120。

如圖1B所示，另一現有技術美國專利號為7,511,339的專利公開了另一種溝槽MOSFET結構，其終端區不包括源區，但其懸浮的溝槽柵110的深度(TFd)小于懸浮的深P體區130的深度(Pd)。然而，從圖2中擊穿電壓(BV)和TFd與Pd差值的關系的實驗結果來看，可以看出，隨著TFd＜Pd時隨著差值(TFd-Pd)逐漸變小，擊穿電壓明顯下降，這是由于懸浮的溝槽柵110在終端區具有較淺的結深，致使漏區和源區之間絕緣特性變差，從而導致終端區具有較低的擊穿電壓。當漏源之間反向偏置時，因為懸浮的溝槽柵110淺于懸浮的深P體區130，因此懸浮的深P體區130與其電荷耗盡層之間形成電氣接觸。因此，電流會直接從終端區的邊緣流向有源區中的n+源區131而不被終端區中的懸浮的溝槽柵110阻擋。

因此，在半導體功率器件領域中，特別是對于溝槽式MOSFET的設計和制造，仍需要提供一種新型的器件結構和制造方法可以解決上述現有技術具有嚴重漏電流的困難和設計限制。特別地，需要能在溝槽式MOSFET的終端區維持高擊穿電壓。

發明內容

本發明提供了一種溝槽式MOSFET，其包括位于有源區的多個晶體管單元和位于終端區的多個懸浮的溝槽柵，該多個懸浮的溝槽柵的溝槽深度等于或大于圍繞該懸浮的溝槽柵的體區的結深，而且終端區中不包括源區，以維持終端區的高擊穿電壓。為了解決現有技術具有嚴重漏電流的問題，根據本發明的溝槽式MOSFET的終端區還包括至少一個溝道阻止溝槽柵(trenched?channel?stop?gate)，其位于所述的終端區并圍繞在所述多個懸浮的溝槽柵的外圍，其中每個所述的溝道阻止溝槽柵連接到至少一個切割溝槽柵(sawing?trenched?gate)，其中每個所述的切割溝槽柵延伸過切割道(scribe?line)。同時，根據一些優選的實施例中的溝槽式MOSFET具有較低的柵漏電荷Qgd。

根據本發明的實施例，提供了一種半導體功率器件的版圖結構，由雙芯片結構組成，每個雙芯片結構包括一個溝槽式金屬氧化物半導體場效應管，進一步包括：

(a)有源區；

(b)多個懸浮的溝槽柵，平行地形成于終端區，且圍繞有源區的外圍；

(c)至少一個溝道阻止溝槽柵，位于所述終端區且圍繞所述多個懸浮的溝槽柵的外圍，每個所述的溝道阻止溝槽柵都連接至至少一個切割溝槽柵，每個所述的切割溝槽柵都延伸穿過所述雙芯片之間的空間并連接至所述的溝道阻止溝槽柵。

在一些優選的實施例中，所述的半導體功率器件的版圖結構，其中所述的雙芯片之間的空間等于切割道的寬度。

在一些優選的實施例中，經過芯片切割之后，所述的溝道阻止溝槽柵和所述的切割溝槽柵都短接至所述的溝槽式金屬氧化物半導體場效應管的漏區。

在一些優選的實施例中，每個所述的溝槽式金屬氧化物半導體場效應管中只包括一個所述的溝道阻止溝槽柵，其連接至至少一個切割溝槽柵。