[發明專利]半導體結構的形成方法

有效

• 申請號: 201310315297.6
• 申請日: 2013-07-24
• 公開（公告）號: CN104347371B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 何其暘;孟曉瑩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構的形成方法。

背景技術

隨著半導體器件關鍵尺寸的減小，傳統光刻工藝條件下利用一個掩膜版作為掩膜形成圖形化工藝遇到了限制，相鄰的圖形間距過小，由于光學鄰近效應，會出現相鄰圖形粘連的現象。

利用雙重圖形化(Double patterning)方法可以解決以上所述的問題。

雙重圖形化方法是將需要形成的掩膜圖形拆分成兩套圖形，分別為第一圖形和第二圖形，然后分別在掩膜層上進行第一次圖形化形成第一圖形，進行第二次圖形化形成第二圖形，最終形成完整的掩膜圖形。通過這樣雙重圖形化的方法可以避免出現在曝光過程中由于相鄰圖形間距過小而導致的光學鄰近效應。

現有技術中，通常采用雙圖形化方法形成長條狀柵極。

具體的，請參考圖1～圖4，為現有技術形成長條狀柵極的示意圖。

請參考圖1，在位于襯底(圖中未示出)表面的多晶硅層(圖中未示出)表面形成硬掩膜層20和位于所述硬掩膜層20表面的第一圖形化的光刻膠層21。所述第一圖形化光刻膠層21在寬度方向上定義了長條柵極的寬度和相鄰兩個長條柵極之間的距離。

請參考圖2，以所述第一圖形化光刻膠層21(請參考圖1)為掩膜，對硬掩膜層20(請參考圖1)進行刻蝕，之后去除第一圖形化的光刻膠層21(請參考圖1)，形成第一圖形化硬掩膜層20a，暴露出部分多晶硅層10的表面。

請參考圖3，在所述多晶硅層10(請參考圖2)表面形成介質層30，在所述介質層30表面形成第二圖形化光刻膠層40。所述第二圖形化光刻膠層40在長度方向定義出待形成的柵極的長度和相鄰長條狀柵極之間的距離。

請參考圖4，以所述第二圖形化光刻膠層40(請參考圖3)為掩膜對介質層30(請參考圖3)和第一圖形化硬掩膜層20a(請參考圖2)進行刻蝕，然后去除所述第二圖形化光刻膠層40和介質層30，形成第二圖形化硬掩膜層20b。

后續以所述第二圖形化掩膜層20b為掩膜，刻蝕所述多晶硅層10，形成長條狀的柵極。

然而，發明人發現用以上方法形成的柵極結構尺寸與設計尺寸偏差較大，會影響后續形成的器件性能。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，提高長條狀柵極尺寸的準確性。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供襯底，所述襯底表面具有待刻蝕層，所述待刻蝕層用于形成待刻蝕圖形，所述待刻蝕圖形為矩形，所述待刻蝕圖形的長度沿第一方向，所述待刻蝕圖形的寬度沿第二方向，并且所述待刻蝕圖形的長度大于寬度；在所述待刻蝕層表面形成第一圖形化掩膜層，所述第一圖形化掩膜層具有第一圖形，所述第一圖形沿第一方向的尺寸等于待刻蝕圖形的長度，沿第一方向上的相鄰第一圖形之間的間距等于第一方向上相鄰待刻蝕圖形之間的間距；以所述第一圖形化掩膜層為掩膜刻蝕所述待刻蝕層，形成凹槽，所述凹槽暴露出部分襯底的表面；在所述襯底表面形成介質層，所述介質層填充滿凹槽，并且所述介質層的表面與第一圖形化掩膜層的表面齊平；刻蝕所述第一圖形化掩膜層和介質層，形成第二圖形化掩膜層，所述第二圖形化掩膜層具有第二圖形，所述第二圖形沿第二方向的尺寸等于待刻蝕圖形的寬度，沿第二方向上的相鄰第二圖形之間的間距等于第二方向上相鄰待刻蝕圖形之間的間距；以所述第二圖形化掩膜層為掩膜，刻蝕待刻蝕層，形成待刻蝕圖形。

可選的，所述第一圖形沿第二方向上的尺寸等于第二方向上的待刻蝕圖形的寬度與第二方向上的相鄰待刻蝕圖形的間距之和。

可選的，所述第二圖形沿第一方向上的尺寸等于或大于第一方向上的待刻蝕圖形的長度與第一方向上的相鄰待刻蝕圖形的間距之和。

可選的，所述第一圖形化掩膜層的形成方法包括：在所述待刻蝕層表面形成硬掩膜層和位于所述硬掩膜層表面的第一圖形化光刻膠層；以所述第一圖形化光刻膠層為掩膜，刻蝕所述硬掩膜層，將第一圖形轉移到所述硬掩膜層上形成第一圖形化掩膜層。

可選的，還包括：在刻蝕所述硬掩膜層之前，在所述第一圖形化光刻膠層側壁形成聚合物層。

可選的，所述聚合物層的材料包括碳、氫、氟、溴、氯元素中的一種或多種元素，采用化學氣相沉積工藝形成所述聚合物層。

可選的，所述硬掩膜層的材料為氮化硅、氧化硅、氮氧化硅、氮化硼或氮化鈦。

可選的，所述待刻蝕層的材料為多晶硅。