[發(fā)明專利]芯片封裝和用于制造芯片封裝的方法有效
| 申請?zhí)枺?/td> | 201310310309.6 | 申請日： | 2013-07-23 |
| 公開（公告）號： | CN103579189A | 公開（公告）日： | 2014-02-12 |
| 發(fā)明（設計）人： | A.布雷梅澤;A.布羅克邁爾;M.克納布爾;U.邁耶;F.J.桑托斯羅德里古斯;C.馮科布林斯基 | 申請（專利權(quán)）人： | 英飛凌科技股份有限公司 |
| 主分類號： | H01L23/538 | 分類號： | H01L23/538;H01L21/60 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 馬永利;劉春元 |
| 地址： | 德國瑙伊比*** | 國省代碼： | 德國;DE |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 芯片 封裝 用于 制造 方法 | ||
1.?一種芯片封裝，包括：
第一封裝結(jié)構(gòu)；
在第一封裝結(jié)構(gòu)上形成的第一鈍化層和在第一鈍化層上形成的第一導電層；
在第一導電層和第一鈍化層上布置的至少一個芯片，其中至少一個芯片接觸墊接觸第一導電層；
在第一封裝結(jié)構(gòu)中形成的至少一個腔，其中所述至少一個腔暴露第一鈍化層的覆蓋所述至少一個芯片接觸墊的部分；
布置在第一封裝結(jié)構(gòu)上并且覆蓋所述至少一個腔的第二封裝結(jié)構(gòu)，其中在所述至少一個芯片接觸墊上的室區(qū)域由所述至少一個腔和第二封裝結(jié)構(gòu)來限定；
其中第二封裝結(jié)構(gòu)包括連接到所述室區(qū)域的入口和出口，其中所述入口和所述出口控制去往和來自所述室區(qū)域的散熱材料的流入和流出。
2.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第一封裝結(jié)構(gòu)包括電絕緣結(jié)構(gòu)。
3.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第一封裝結(jié)構(gòu)包括玻璃。
4.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第一封裝結(jié)構(gòu)包括來自下列材料組的至少一種材料，所述材料組包括：塑料、硅、陶瓷、玻璃。
5.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第一鈍化層包括來自下列材料組的至少一種材料，所述材料組包括：多晶硅、二氧化硅、氮化硅、氧化鋁、類金剛石碳、氮化硼、碳化硅、碳氧化硅。
6.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第一導電層是導熱的。
7.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第一導電層包括來自下列材料組的至少一種材料、元素或合金，所述組包括：銅、鋁、銀、錫、鎢、金、鈀、鋅、鎳、鐵、鉬、鉑、釕、銠、鈦、鉻。
8.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第一封裝結(jié)構(gòu)包括至少一個凹部，其中至少一個第一鈍化層和至少一個第一導電層被形成在所述至少一個凹部中。
9.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，所述至少一個芯片包括半導體芯片。
10.?根據(jù)權(quán)利要求8所述的芯片封裝，
其中，所述至少一個芯片被至少部分地形成在所述至少一個凹部中，其中所述至少一個芯片接觸墊接觸在所述至少一個凹部中的第一導電層。
11.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第二封裝結(jié)構(gòu)包括來自下列材料組的至少一種材料，所述材料組包括：玻璃、塑料、硅、陶瓷。
12.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，第二封裝結(jié)構(gòu)被粘附到第一封裝結(jié)構(gòu)。
13.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，所述入口和所述出口中的每個包括通過第二封裝結(jié)構(gòu)形成的至少一個孔。
14.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，所述入口和所述出口控制去往和來自所述室區(qū)域的散熱材料的流入和流出，其中所述散熱材料包括流體。
15.?根據(jù)權(quán)利要求1所述的芯片封裝，
其中，所述入口和所述出口控制去往和來自所述室區(qū)域的散熱材料的流入和流出，其中所述散熱材料包括來自下列材料組的至少一種材料，所述材料組包括：空氣、水、油、包含液體的氟、有機液體。
16.?根據(jù)權(quán)利要求1所述的芯片封裝，還包括：
在第一封裝結(jié)構(gòu)上布置的第三封裝結(jié)構(gòu)，其中所述至少一個芯片被保持在第一封裝結(jié)構(gòu)和第三封裝結(jié)構(gòu)之間。
17.?根據(jù)權(quán)利要求16所述的芯片封裝，
其中，第三封裝結(jié)構(gòu)包括通過第三封裝結(jié)構(gòu)形成的至少一個孔，其中所述至少一個孔被布置在至少一個另外的芯片接觸墊上，從而暴露所述至少一個另外的接觸墊。
18.?根據(jù)權(quán)利要求16所述的芯片封裝，還包括：
在第三封裝結(jié)構(gòu)和所述至少一個孔上形成的第二導電層，從而覆蓋所述至少一個另外的接觸墊；以及
形成在第二導電層上并且覆蓋所述至少一個另外的接觸墊的第二鈍化層。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英飛凌科技股份有限公司，未經(jīng)英飛凌科技股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310310309.6/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
