[發(fā)明專(zhuān)利]一種基于FPGA和FPAA的高速高精度光幕檢測(cè)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310304464.7
• 申請(qǐng)日: 2013-07-18
• 公開(kāi)（公告）號(hào): CN103389039A
• 公開(kāi)（公告）日: 2013-11-13
• 發(fā)明（設(shè)計(jì)）人: 徐強(qiáng);莊燕濱;楊曉云;時(shí)翔
• 申請(qǐng)（專(zhuān)利權(quán)）人: 常州工學(xué)院
• 主分類(lèi)號(hào): G01B11/00
• 分類(lèi)號(hào): G01B11/00
• 代理公司: 南京知識(shí)律師事務(wù)所 32207
• 代理人: 高桂珍

1.一種基于FPGA和FPAA的高速高精度光幕檢測(cè)裝置，包括光幕發(fā)射器和光幕接收器，光幕發(fā)射器上設(shè)置有紅外發(fā)射管，光幕接收器上設(shè)置有接收光電池，其特征在于：

所述紅外發(fā)射管和接收光電池為雙列交錯(cuò)平面分布；

所述光幕發(fā)射器和光幕接收器的系統(tǒng)核心基于FPGA/FPAA兩種超大規(guī)模數(shù)字/模擬集成電路：所述光幕發(fā)射器由FPGA功能模塊驅(qū)動(dòng)紅外發(fā)射管實(shí)現(xiàn)高速光脈沖發(fā)射；所述光幕接收器用于將光電池收到光信號(hào)轉(zhuǎn)換為微弱的電信號(hào)，通過(guò)運(yùn)放信號(hào)放大，再經(jīng)過(guò)比較器后輸出數(shù)字信號(hào)至FPGA功能模塊，信號(hào)調(diào)理電路采用FPAA實(shí)現(xiàn)模擬電路的現(xiàn)場(chǎng)可重構(gòu)，光幕接收器由FPGA功能模塊控制掃描式多束紅外光的實(shí)時(shí)接收，實(shí)現(xiàn)高速運(yùn)動(dòng)物體的到位檢測(cè)和邊沿檢測(cè)。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA和FPAA的高速高精度光幕檢測(cè)裝置，其特征在于：所述光幕發(fā)射器中的FPGA功能模塊包括時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、時(shí)鐘丟失判決模塊、光脈沖初始生成模塊、可靠光脈沖輸出模塊，其中：

時(shí)鐘分頻模塊的輸入時(shí)鐘CLK50M來(lái)自50M的有源晶振，其時(shí)鐘輸出端JudgeCLK連到串并轉(zhuǎn)換模塊的時(shí)鐘輸入端；

串并轉(zhuǎn)換模塊用于對(duì)SerCLK信號(hào)進(jìn)行串并轉(zhuǎn)換，其時(shí)鐘輸入端JudgeCLK來(lái)自時(shí)鐘分頻模塊，其數(shù)據(jù)輸入端連到FPGA的輸入引腳SerCLK，輸出8位并行總線(xiàn)InCLKPara[7..0]；

時(shí)鐘丟失判決模塊的總線(xiàn)輸入來(lái)自串并轉(zhuǎn)換模塊的并行數(shù)據(jù)輸出InCLKPara[7..0]，其輸出控制信號(hào)SignCt；

光脈沖初始生成模塊用于產(chǎn)生16路紅外發(fā)射管的導(dǎo)通控制信號(hào)，光脈沖初始生成模塊的輸入時(shí)鐘為SerCLK，輸入同步脈沖為SerData，光脈沖初始生成模塊的輸出信號(hào)是16路紅外發(fā)射管的導(dǎo)通控制信號(hào)LightTA[15..0]；

可靠光脈沖輸出模塊組成的輸入信號(hào)為分別來(lái)自光脈沖初始生成模塊和時(shí)鐘丟失判決模塊的LightTA[15..0]和SignCt，可靠光脈沖輸出模塊判斷SignCt高低電平，從而輸出LightTB[15..0]信號(hào)。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA和FPAA的高速高精度光幕檢測(cè)裝置，其特征在于：所述光幕接收器中的FPGA功能模塊包括鐘分頻模塊、同步脈沖/數(shù)據(jù)生成模塊、光信號(hào)合成模塊、到位檢測(cè)模塊、邊沿檢測(cè)模塊、數(shù)字通信和D/A轉(zhuǎn)換驅(qū)動(dòng)信號(hào)生成模塊，其中：

時(shí)鐘分頻模塊的輸入時(shí)鐘CLK50M來(lái)自50M的有源晶振，其高速時(shí)鐘輸出端CLKA分別連到到位檢測(cè)模塊、邊沿檢測(cè)模塊、數(shù)字通信和D/A轉(zhuǎn)換驅(qū)動(dòng)信號(hào)生成模塊的時(shí)鐘輸入端，時(shí)鐘分頻模塊的另一個(gè)時(shí)鐘輸出端LEDCLK連到同步脈沖/數(shù)據(jù)生成模塊的時(shí)鐘輸入端；

同步脈沖/數(shù)據(jù)生成模塊用于產(chǎn)生光幕接收器和光幕發(fā)射器之間同步通信的時(shí)鐘SerCLK和同步數(shù)據(jù)SerData，同步脈沖/數(shù)據(jù)生成模塊的輸入時(shí)鐘為L(zhǎng)EDCLK、頻率為4.17MHz。

光信號(hào)合成模塊用于根據(jù)來(lái)自FPAA的16路光脈沖數(shù)字信號(hào)Dig[15..0]和來(lái)自同步脈沖/數(shù)據(jù)生成模塊的時(shí)鐘SerCLK和同步數(shù)據(jù)SerData，采用時(shí)分復(fù)用技術(shù)，合成可以表示16路光電池狀態(tài)的一路信號(hào)LightSign輸出。

到位檢測(cè)模塊用于根據(jù)來(lái)自光信號(hào)合成模塊的光脈沖數(shù)字信號(hào)LightSign、來(lái)自時(shí)鐘分頻模塊的時(shí)鐘CLKA和來(lái)自同步脈沖/數(shù)據(jù)生成模塊的時(shí)鐘SerCLK和同步數(shù)據(jù)SerData，判斷運(yùn)動(dòng)物體是否出現(xiàn)，輸出一個(gè)開(kāi)關(guān)量信號(hào)SwitchOut；

邊沿檢測(cè)模塊用于檢測(cè)運(yùn)動(dòng)物體的前后邊沿，其輸入信號(hào)和到位檢測(cè)模塊的輸入信號(hào)相同，輸出表示起始、結(jié)束位置的數(shù)據(jù)SPosi[10..0]、EPosi[10..0]；

數(shù)字通信和D/A轉(zhuǎn)換驅(qū)動(dòng)信號(hào)生成模塊用于根據(jù)來(lái)自邊沿檢測(cè)模塊的SPosi[10..0]或EPosi[10..0]、來(lái)自時(shí)鐘分頻模塊的時(shí)鐘CLKA和來(lái)自同步脈沖/數(shù)據(jù)生成模塊的同步數(shù)據(jù)SerData，輸出能夠驅(qū)動(dòng)數(shù)字通信接口芯片的時(shí)鐘ComCLK和數(shù)據(jù)ComData，輸出可以驅(qū)動(dòng)D/A轉(zhuǎn)換芯片的時(shí)鐘DACLK、數(shù)據(jù)DAData和鎖存信號(hào)DALatch。