[發(fā)明專利]基于FPGA的實(shí)時金融指數(shù)行情并行計(jì)算方法

無效

• 申請?zhí)枺?/td>: 201310303065.9
• 申請日: 2013-07-18
• 公開（公告）號: CN103425746A
• 公開（公告）日: 2013-12-04
• 發(fā)明（設(shè)計(jì)）人: 王潔;于顏碩
• 申請（專利權(quán)）人: 大連理工大學(xué)
• 主分類號: G06F17/30
• 分類號: G06F17/30;G06Q40/04
• 代理公司: 大連理工大學(xué)專利中心 21200
• 代理人: 關(guān)慧貞

技術(shù)領(lǐng)域

本發(fā)明屬于金融期貨領(lǐng)域，涉及一種實(shí)時金融指數(shù)行情的計(jì)算分析方法，尤其是對高頻的金融期貨交易信息進(jìn)行并行行情分析。

背景技術(shù)

期貨套利是指利用相關(guān)市場或者相關(guān)合約之間的價(jià)差變化，在相關(guān)市場或者相關(guān)合約上進(jìn)行與交易方向相反的交易，以期在價(jià)差發(fā)生有利變化而獲利的交易行為，一般分為跨市套利、跨期套利和跨商品套利。第一，期貨套利計(jì)算實(shí)時性要求高，在最短的時間內(nèi)計(jì)算出套利合約是贏得第一手權(quán)威交易數(shù)據(jù)的籌碼。第二，交易信息關(guān)聯(lián)度大，每個交易合約會和若干合約關(guān)聯(lián)，多關(guān)聯(lián)查找成為分配計(jì)算的關(guān)鍵。第三，套利計(jì)算獨(dú)立性強(qiáng)，各個合約存在可并行部分，設(shè)計(jì)出有效的并行計(jì)算模型，可有效縮短計(jì)算延遲。傳統(tǒng)的軟件技術(shù)或以軟件為核心的軟硬件加速技術(shù)難以滿足微秒級實(shí)時分析和實(shí)時響應(yīng)的要求。從促進(jìn)市場繁榮角度，提高面向投資者服務(wù)質(zhì)量角度，以及交易系統(tǒng)核心撮合引擎在硬件并行加速方面的技術(shù)革新奠定基礎(chǔ)的角度，市場迫切需要利用硬件并行加速技術(shù)開發(fā)針對投資商行情分析的解決方案。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)難題是克服現(xiàn)有技術(shù)的缺陷，發(fā)明一種基于FPGA的實(shí)時金融指數(shù)行情并行計(jì)算方法，采用了一種跨層的包解析技術(shù)，在數(shù)據(jù)鏈路層中，除了簡化數(shù)據(jù)鏈路層中相對本系統(tǒng)冗余的載波偵聽和沖突檢測之外，針對期貨專用的應(yīng)用包協(xié)議格式，在數(shù)據(jù)鏈路層解析包同時，直接將網(wǎng)絡(luò)層，傳輸層，應(yīng)用層包信息剝離，減少了包處理過程中的時間消耗。本發(fā)明基于千兆以太網(wǎng)非對稱協(xié)議棧的跨層解析減少了傳統(tǒng)基于存儲轉(zhuǎn)發(fā)網(wǎng)絡(luò)協(xié)議棧的延遲；細(xì)粒度的Aho-Corasick（AC）自動機(jī)匹配算法有效優(yōu)化了交易條目對應(yīng)的查找表在片上的存儲資源和匹配效率；期貨套利合約模塊的并行方案在特定的期貨套利計(jì)算中進(jìn)行并行處理，縮短計(jì)算時延。實(shí)現(xiàn)期貨套利合約分析的大規(guī)模硬件并行加速，解決并實(shí)現(xiàn)期貨套利快速分析、合約推導(dǎo)和行情更新等問題。

本發(fā)明采用的技術(shù)方案為基于FPGA的實(shí)時金融指數(shù)行情并行計(jì)算方法，其特征是，將期貨套利快速分析、合約推導(dǎo)和行情更新功能在FPGA硬件平臺上進(jìn)行并行加速計(jì)算；將關(guān)鍵計(jì)算方法劃分為三部分；

（1）基于千兆以太網(wǎng)非對稱協(xié)議棧的跨層解析：在數(shù)據(jù)鏈路層中，除了簡化數(shù)據(jù)鏈路層中相對本系統(tǒng)冗余的載波偵聽和沖突檢測之外，針對期貨專用的應(yīng)用包協(xié)議格式，在數(shù)據(jù)鏈路層解析包同時，直接將網(wǎng)絡(luò)層，傳輸層，應(yīng)用層包信息剝離，減少了包處理過程中的時間消耗，減少了傳統(tǒng)基于存儲轉(zhuǎn)發(fā)網(wǎng)絡(luò)協(xié)議棧的延遲；

（2）細(xì)粒度的Aho-Corasick自動機(jī)合約匹配：針對FPGA可以并行匹配的特點(diǎn)，采用基于Nibble位的AC自動機(jī)合約匹配，在并行調(diào)度模塊控制下每次并行匹配四位，同時跳轉(zhuǎn)到下一個匹配狀態(tài)，直至遇到終止?fàn)顟B(tài)；過程為：

①將待匹配的關(guān)鍵字寫入一個文件中；然后通過電腦程序讀取文件分析并生成查找表；

②FPGA主程序在片內(nèi)RAM中寫入或者更新查找表；

③開始對輸入的交易數(shù)據(jù)進(jìn)行匹配。匹配到的交易數(shù)據(jù)便可以進(jìn)行套利合約的計(jì)算，求出最優(yōu)的合約訂單；

④如若匹配不到，則視為錯誤數(shù)據(jù)，自動拋棄交易數(shù)據(jù)包；

有效優(yōu)化了交易條目對應(yīng)的查找表在片上的存儲資源和匹配效率；

（3）期貨套利合約模塊的并行：核心模塊為同構(gòu)計(jì)算單元，設(shè)計(jì)并行化計(jì)算單元和并行分配單元；數(shù)據(jù)通過算法分配單元將數(shù)據(jù)進(jìn)行并行化劃分，每個單元單獨(dú)并行工作，互不干擾，最終將計(jì)算結(jié)果放入緩存中，交由數(shù)據(jù)發(fā)送控制端發(fā)送回主機(jī)顯示；并行計(jì)算的單元中，每一個模塊之內(nèi)為同構(gòu)計(jì)算單元，使用相同的計(jì)算邏輯計(jì)算同一類的套利計(jì)算；每個同構(gòu)計(jì)算單元內(nèi)都共享AC搜索匹配單元和一個查找表，匹配不同合約之間的套利關(guān)系生成，用于查找合約之間的計(jì)算關(guān)系，同時每次并行計(jì)算之前遍歷查找表，若表中存在合約關(guān)系，便分配一個計(jì)算單元進(jìn)行并行計(jì)算，直至查找表遍歷完畢；最終將結(jié)果放入緩存后，通過千兆以太網(wǎng)發(fā)送端口統(tǒng)一發(fā)回主機(jī)顯示；在特定的期貨套利計(jì)算中進(jìn)行并行處理，縮短計(jì)算時延。

本發(fā)明具有以下明顯效果：（1）通過專用FPGA硬件平臺實(shí)現(xiàn)大規(guī)模實(shí)時并行數(shù)據(jù)處理和網(wǎng)絡(luò)數(shù)據(jù)包的快速解析；（2）根據(jù)特定計(jì)算模型達(dá)到期貨套利快速分析、合約推導(dǎo)和行情更新等功能。（3）將期貨交易數(shù)據(jù)處理的性能提升3個數(shù)量級以上。

附圖說明

圖1是平臺整體結(jié)構(gòu)，圖2是期貨套利目標(biāo)平臺模塊劃分，圖3是MAC層協(xié)議解析模塊，圖4是基于Nibble位的AC搜索匹配算法模塊，圖5合約并行調(diào)度和基本計(jì)算模塊。

具體實(shí)施方式