[發(fā)明專利]一種高精度帶隙基準(zhǔn)電壓源

無效

• 申請?zhí)枺?/td>: 201310301524.X
• 申請日: 2013-07-18
• 公開（公告）號: CN103412607A
• 公開（公告）日: 2013-11-27
• 發(fā)明（設(shè)計）人: 方健;王賀龍;彭宜建;潘華;趙前利;李源
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 成都宏順專利代理事務(wù)所(普通合伙) 51227
• 代理人: 李順德;王睿

1.一種高精度帶隙基準(zhǔn)電壓源，其特征在于，包括第一電壓產(chǎn)生電路、第二電壓產(chǎn)生電路、第三電壓產(chǎn)生電路和電壓相加電路，所述第一電壓產(chǎn)生電路和第二電壓產(chǎn)生電路產(chǎn)生第一電壓信號輸入電壓相加電路，所述第三電壓產(chǎn)生電路產(chǎn)生第二電壓信號輸入電壓相加電路，所述電壓相加電路將第一電壓信號和第二電壓信號按比例相加后輸出帶隙基準(zhǔn)電壓。

2.根據(jù)權(quán)利要求1所述的一種高精度帶隙基準(zhǔn)電壓源，其特征在于，所述第一電壓產(chǎn)生電路和第二電壓產(chǎn)生電路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一PNP型雙極晶體管Q1和第二PNP型雙極晶體管Q2；

所述第三電壓產(chǎn)生電路包括第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第三NMOS管N3、第四NMOS管N4、第七NMOS管N7和第五電阻R5；

所述電壓相加電路包括第四PMOS管P4、第五PMOS管P5、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第五NMOS管N5、第六NMOS管N6、第八MMOS管N8和第九NMOS管N9；其中，

第一PMOS管P1的柵極和漏極、第二PMOS管P2的柵極、第三PMOS管P3的柵極、第四PMOS管P4的柵極、第五PMOS管P5的柵極和第一NMOS管N1的漏極連接，第一NMOS管N1的源極和第一電阻R1的一端和第三電阻R3的一端連接，第三電阻R3的另一端與第一PNP型雙極晶體管Q1的發(fā)射極連接，第一PNP型雙極晶體管Q1的基極與第二PNP型雙極晶體管Q2的基極連接，第二PNP型雙極晶體管Q2的發(fā)射極與第二NMOS管N2的源極和第二電阻R2的一端連接，第二NMOS管N2的柵極與漏極連接并與第二PMOS管P2的漏極連接，第三PMOS管P3的漏極與第九PMOS管P9的柵極和第四電阻R4的一端連接，

第九PMOS管P9的源極、第十PMOS管P10的源極和第四PMOS管P4的漏極連接，第九PMOS管P9的漏極與第五NMOS管N5的柵極和漏極、第六NMOS管N6的柵極連接，第十PMOS管P10的漏極與第八MMOS管N8的柵極和漏極連接，第五PMOS管P5的漏極與第十一PMOS管P11的源極和第十二PMOS管P12的源極連接，第十一PMOS管P11的柵極和漏極與第六NMOS管N6的漏極連接，第十二PMOS管P12的漏極與第九NMOS管N9的柵極和漏極連接、柵極與第六PMOS管P6的漏極、第七NMOS管N7的柵極和漏極連接，第六PMOS管P6的柵極、第七PMOS管P7的柵極和漏極、第八PMOS管P8的柵極和第三NMOS管N3的漏極連接，第三NMOS管N3的源極與第五電阻R5的一端連接、柵極與第四NMOS管N4的柵極和漏極、第八PMOS管P8的漏極連接，

第一PMOS管P1的源極、第二PMOS管P2的源極、第三PMOS管P3的源極、第四PMOS管P4的源極、第五PMOS管P5的源極、第六PMOS管P6的源極、第七PMOS管P7的源極和第八PMOS管P8的源極均接電源VDD，

第一電阻R1的另一端、第一PNP型雙極晶體管Q1的基極和集電極、第二PNP型雙極晶體管Q2的基極和集電極、第二電阻R2的另一端、第四電阻R4的另一端、第五電阻R5的另一端、第四NMOS管N4的源極、第五NMOS管N5的源極、第六NMOS管N6的源極、第七NMOS管N7的源極、第八MMOS管N8的源極和第九NMOS管N9的源極均接地GND。