[發明專利]一種電流基準電路

有效

• 申請號: 201310301388.4
• 申請日: 2013-07-18
• 公開（公告）號: CN103412597A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 方健;潘華;彭宜建;王賀龍;程春云;李源
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

1.一種電流基準電路，其特征在于，包括第一電流基準單元、第二電流基準單元和最大電流選擇電路，所述第一電流基準單元的輸出端與所述最大電流選擇電路第一輸入端連接，所述第二電流基準單元的輸出端與所述最大電流選擇電路第二輸入端連接，所述最大電流選擇電路的輸出端為電流基準電路的輸出端；

所述第一電流基準單元、第二電流基準單元用于分別產生一個獨立的基準電流輸出，第一電流基準單元產生的基準電流在低溫時候具有較好的溫度特性且電流值大于第二電流基準單元在低溫時候產生的基準電流，第二電流基準單元產生的基準電流在高溫時候具有較好的溫度特性且電流值大于第一電流基準單元在高溫時候產生的基準電流；

所述最大電流選擇電路用于選擇第一電流基準單元和第二電流基準單元產生的電流中大的一路電流作為電流基準電路的輸出。

2.根據權利要求1所述的一種電流基準電路，其特征在于，所述第一電流基準單元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一三極管Q1、第二三極管Q2、第一電阻R1、第二電阻R2和第三電阻R3，

所述最大電流選擇電路包括第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13、第十四NMOS管N14、第十五NMOS管N15和第十六NMOS管N16，

所述第二電流基準單元包括第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14、第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第十七NMOS管N17、第十八NMOS管N18、第十九NMOS管N19、第二十NMOS管N20、第二十一NMOS管N21、第二十二NMOS管N22第四電阻R4、第五電阻R5、第六電阻R6、第三三極管Q3和第四三極管Q4；其中，

第一PMOS管P1的柵極和漏極與第一NMOS管N1的漏極和第二NMOS管N2的柵極連接，第一NMOS管N1的柵極與第四PMOS管P4的漏極和柵極、第五PMOS管P5的柵極、第六PMOS管P6的源極和第八PMOS管P8的柵極連接，第二PMOS管P2的柵極和漏極與第二NMOS管N2的漏極和第三PMOS管P3的柵極連接，第三PMOS管P3漏極與第四NMOS管N4的源極、第五NMOS管N5的柵極、第六NMOS管N6的柵極和漏極連接，第四NMOS管N4的柵極和漏極與第三NMOS管N3的柵極和第七PMOS管P7的漏極連接，第三NMOS管N3的漏極與第六PMOS管P6的漏極和柵極、第七PMOS管P7的柵極和第九PMOS管P9的柵極連接，第五NMOS管N5的漏極和第三NMOS管N3的源極連接、源極與第一三極管Q1的集電極和基極、第一電阻R1的一端連接，第一三極管Q1的發射極與第二電阻R2的一端連接，第六NMOS管N6的源極與第二三極管Q2的集電極和基極、第三電阻R3的一端連接，第一NMOS管N1的源極和第二NMOS管N2的源極接地；

第八PMOS管P8的漏極和第九PMOS管P9的源極連接，第九PMOS管P9的漏極與第七NMOS管N7的漏極和柵極、第九NMOS管N9的柵極、第十三NMOS管N13的漏極連接，第七NMOS管N7的源極與第八NMOS管N8的柵極和漏極、第十NMOS管N10的柵極連接，第九NMOS管N9的源極和第十NMOS管N10的漏極連接，第十一NMOS管N11的柵極、第十三NMOS管N13的柵極、第十五NMOS管N15的柵極和漏極、第十一PMOS管P11的漏極連接，第十一NMOS管N11的的源極和第十二NMOS管N12的漏極連接，第十二NMOS管N12的柵極、第十四NMOS管N14的柵極、第十六NMOS管N16的柵極和漏極、第十五NMOS管N15的源極連接，第十PMOS管P10和漏極第十一PMOS管P11的源極連接；

第九NMOS管N9的漏極和第十一NMOS管N11的漏極連接作為電流基準電路的輸出端；

第十PMOS管P10的柵極與第十二PMOS管P12的柵極、第十三PMOS管P13的柵極和漏極、第十五PMOS管P15的源極、第二十二NMOS管N22的柵極連接，第十一PMOS管P11的柵極與第十四PMOS管P14的柵極、第十五PMOS管P15的柵極和漏極、第十八NMOS管N18的漏極連接，第十二PMOS管P12的漏極與第十四PMOS管P14的源極連接，第十四PMOS管P14的漏極與第十七NMOS管N17的漏極和柵極、第十八NMOS管N18的柵極連接，第十七NMOS管N17的源極與第十九NMOS管N19的漏極和柵極、第二十NMOS管N20的漏極、第十六PMOS管P16的漏極連接，第十八NMOS管N18的源極和第二十NMOS管N20的漏極連接，第十九NMOS管N19的源極和第三三極管Q3的集電極和基極、第四電阻R4的一端連接，第二十NMOS管N20的源極和第四三極管Q4的集電極和基極、第六電阻R6的一端連接，第四三極管Q4的發射極與第五電阻R5的一端連接，第十六PMOS管P16的柵極與第十七PMOS管P17的柵極和漏極、第二十一NMOS管N21的漏極連接，第二十一NMOS管N21的柵極與第十八PMOS管P18的柵極和漏極、第二十二NMOS管N22的漏極連接，第二十一NMOS管N21的源極和第二十二NMOS管N22的源極接地；

第一電阻R1的另一端、第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端、第五電阻R5的另一端、第六電阻R6的另一端、第二三極管Q2的發射極、第三三極管Q3的發射極、第八NMOS管N8的源極、第十NMOS管N10的源極、第十二NMOS管N12的源極、第十四NMOS管N14的源極和第十六NMOS管N16的源極均接地；

第一PMOS管P1的源極、第二PMOS管P2的源極、第三PMOS管P3的源極、第四PMOS管P4的源極、第五PMOS管P5的源極、第八PMOS管P8的源極、第十PMOS管P10的源極、第十二PMOS管P12的源極、第十三PMOS管P13的源極、第十六PMOS管P16的源極、第十七PMOS管P17的源極和第十八PMOS管P18的源極連接電源。