[發(fā)明專利]閃存的位線選擇管電路有效
| 申請(qǐng)?zhí)枺?/td> | 201310299177.1 | 申請(qǐng)日： | 2013-07-16 |
| 公開(kāi)（公告）號(hào)： | CN104299651B | 公開(kāi)（公告）日： | 2017-06-06 |
| 發(fā)明（設(shè)計(jì)）人： | 劉芳芳;趙艷麗;沈文超 | 申請(qǐng)（專利權(quán)）人： | 上海華虹宏力半導(dǎo)體制造有限公司 |
| 主分類號(hào)： | G11C16/24 | 分類號(hào)： | G11C16/24 |
| 代理公司： | 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司31211 | 代理人： | 丁紀(jì)鐵 |
| 地址： | 201203 上海市浦東*** | 國(guó)省代碼： | 上海;31 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 閃存 選擇 電路 | ||
1.一種閃存的位線選擇管電路，位線選擇管電路為閃存的存儲(chǔ)單元的位線提供電壓，其特征在于，所述位線選擇管電路包括：第一PMOS管，第二NMOS管，第三NMOS管，第四NMOS管；
所述第一PMOS管的源極接電源電壓，所述第一PMOS管的漏極接所述第二NMOS管的漏極，所述第二NMOS管的源極、所述第三NMOS管的柵極和所述第四NMOS管的漏極連接在一起，所述第四NMOS管的源極接地，所述第一PMOS管和所述第四NMOS管的柵極都接位線選擇信號(hào)，所述第二NMOS管的柵極連接所述電源電壓；
所述第三NMOS管為位線電壓傳輸管，所述第三NMOS管的漏極連接位線電壓源，所述第三NMOS管的源極連接所述閃存的存儲(chǔ)單元的位線，所述第三NMOS管接通時(shí)從所述位線電壓源將位線電壓傳輸?shù)剿鑫痪€；
所述第三NMOS管的耐壓能力高于所述閃存的存儲(chǔ)單元在擦或?qū)懖僮鲿r(shí)加在所述位線上的電壓，所述第一PMOS管、所述第三NMOS管和所述第四NMOS管的閾值電壓的絕對(duì)值大于0.8V，所述第二NMOS管的閾值電壓的絕對(duì)值小于0.7V；
在所述閃存的存儲(chǔ)單元的讀操作時(shí)，所述位線電壓源提供讀電壓，所述位線選擇信號(hào)為低電平時(shí)，所述第一PMOS管導(dǎo)通，所述第四NMOS管斷開(kāi)，所述第三NMOS管的柵極連接到所述電源電壓，所述第三NMOS管的柵極電壓由所述電源電壓加上柵漏耦合電壓決定，所述柵漏耦合電壓為所述位線電壓源通過(guò)所述第三NMOS管的柵漏電容耦合到所述第三NMOS管的柵極的電壓，所述第三NMOS管的柵極電壓大于所述讀電壓加上所述第三NMOS管的閾值電壓時(shí)所述第三NMOS管將所述讀電壓傳輸?shù)剿鑫痪€。
2.如權(quán)利要求1所述閃存的位線選擇管電路，其特征在于：所述電源電壓為1.8V，所述第三NMOS管的閾值電壓為0.9V，所述讀電壓為1V。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹宏力半導(dǎo)體制造有限公司，未經(jīng)上海華虹宏力半導(dǎo)體制造有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310299177.1/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
