[發(fā)明專利]移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置

有效

• 申請?zhí)枺?/td>: 201310298058.4
• 申請日: 2013-07-16
• 公開（公告）號: CN103426414A
• 公開（公告）日: 2013-12-04
• 發(fā)明（設(shè)計(jì)）人: 楊東;陳希;楊明
• 申請（專利權(quán)）人: 北京京東方光電科技有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G11C19/00
• 代理公司: 北京中博世達(dá)專利商標(biāo)代理有限公司 11274
• 代理人: 申健

1.一種移位寄存器單元，其特征在于，包括：輸入模塊、上拉模塊、下拉控制模塊、上拉控制模塊以及下拉模塊；

所述輸入模塊，連接第一信號輸入端、第二信號輸入端、第一電壓端、第二電壓端以及上拉控制節(jié)點(diǎn)，用于根據(jù)所述第一信號輸入端輸入的信號和所述第二信號輸入端輸入的信號控制所述上拉控制節(jié)點(diǎn)的電平，所述上拉控制節(jié)點(diǎn)為所述輸入模塊與所述上拉模塊的連接點(diǎn)；

所述上拉模塊，連接所述上拉控制節(jié)點(diǎn)、時(shí)鐘信號輸入端和信號輸出端，用于根據(jù)所述上拉控制節(jié)點(diǎn)和所述時(shí)鐘信號輸入端輸入的時(shí)鐘信號的控制將信號輸出端輸出的信號上拉為高電平；

所述下拉控制模塊，連接第三電壓端、第四電壓端、所述上拉控制節(jié)點(diǎn)以及下拉控制節(jié)點(diǎn)，用于根據(jù)所述上拉控制節(jié)點(diǎn)的電壓控制所述下拉控制節(jié)點(diǎn)的電平，所述下拉控制節(jié)點(diǎn)為所述下拉控制模塊與所述下拉模塊的連接點(diǎn)；

所述上拉控制模塊，連接第三信號輸入端、第四信號輸入端以及所述上拉控制節(jié)點(diǎn)，用于根據(jù)所述第三信號輸入端輸入的信號和所述第四信號輸入端輸入的信號控制所述上拉控制節(jié)點(diǎn)的電平；

所述下拉模塊，連接所述下拉控制節(jié)點(diǎn)、所述上拉控制節(jié)點(diǎn)、所述第四電壓端以及所述信號輸出端，用于將信號輸出端輸出的信號下拉為低電平。

2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述輸入模塊包括：

第一晶體管，所述第一晶體管的第一極連接所述上拉控制節(jié)點(diǎn)，所述第一晶體管的柵極連接所述第一信號輸入端，所述第一晶體管的第二極連接所述第一電壓端；

第二晶體管，所述第二晶體管的第一極連接所述上拉控制節(jié)點(diǎn)，所述第二晶體管的柵極連接所述第二信號控制端，所述第二晶體管的第二極連接所述第二電壓端。

3.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述上拉模塊包括：

第三晶體管，所述第三晶體管的第一極連接所述信號輸出端，所述第三晶體管的柵極連接所述上拉控制節(jié)點(diǎn)，所述第三晶體管的第二極連接所述時(shí)鐘信號輸入端；

電容，所述電容并聯(lián)于所述第三晶體管的柵極和所述第三晶體管的第一極之間。

4.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述下拉控制模塊包括；

第四晶體管，所述第四晶體管的第一極連接所述下拉控制節(jié)點(diǎn)，所述第四晶體管的柵極和第二極均連接所述第三電壓端；

第五晶體管，所述第五晶體管的第一極連接所述下拉控制節(jié)點(diǎn)，所述第五晶體管的柵極連接所述上拉控制節(jié)點(diǎn)，所述第五晶體管的第二極連接所述第四電壓端。

5.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述上拉控制模塊包括：

第六晶體管，所述第六晶體管的第一極連接所述上拉控制節(jié)點(diǎn)，所述第六晶體管的柵極和第二極均連接所述第三信號輸入端；

第七晶體管，所述第七晶體管的第一極連接所述上拉控制節(jié)點(diǎn)，所述第七晶體管的柵極和第二極均連接所述第四信號輸入端。

6.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述下拉模塊包括：

第八晶體管，所述第八晶體管的第一極連接所述第四電壓端，所述第八晶體管的柵極連接所述下拉控制節(jié)點(diǎn)，所述第八晶體管的第二極連接所述上拉控制節(jié)點(diǎn)；

第九晶體管，所述第九晶體管的第一極連接所述第四電壓端，所述第九晶體管的柵極連接所述下拉控制節(jié)點(diǎn)，所述第九晶體管的第二極連接所述信號輸出端。

7.一種移位寄存器驅(qū)動方法，應(yīng)用于如權(quán)利要求1至6任一所述移位寄存器單元，其特征在于，包括：

輸入模塊根據(jù)第一信號輸入端輸入的信號對上拉模塊進(jìn)行預(yù)充電；

上拉控制模塊根據(jù)第三信號輸入端輸入的信號提升所述上拉控制節(jié)點(diǎn)的電平，利用所述上拉控制節(jié)點(diǎn)的高電平釋放信號輸出端的噪聲，其中，所述上拉控制模塊用于根據(jù)所述第三信號輸入端輸入的信號和所述第四信號輸入端輸入的信號控制所述上拉控制節(jié)點(diǎn)的電平；

所述上拉模塊根據(jù)時(shí)鐘信號將所述信號輸出端輸出的信號上拉為高電平；

在信號輸出端輸出高電平后，上拉控制模塊根據(jù)第四信號輸入端輸入的信號拉升所述上拉控制節(jié)點(diǎn)的電平；

在下拉控制模塊和所述輸入模塊的第二信號輸入端輸入的信號的控制下，下拉所述上拉控制節(jié)點(diǎn)的電平，使得下拉控制節(jié)點(diǎn)的電平上升，信號輸出端接低電平。