[發明專利]網絡機頂盒PCR校正處理系統及方法

在審

• 申請號: 201310295913.6
• 申請日: 2013-07-16
• 公開（公告）號: CN103391453A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 雷勇;王舉
• 申請（專利權）人: 四川省迪特爾電子有限公司
• 主分類號: H04N21/236
• 分類號: H04N21/236;H04N21/24;H04N21/434;H04N21/435
• 代理公司: 成都金英專利代理事務所(普通合伙) 51218
• 代理人: 袁英

1.網絡機頂盒PCR校正處理系統，其特征在于：它包括編碼PCR校正處理單元和解碼PCR校正處理單元：

編碼PCR校正處理單元包括視頻壓縮編碼模塊、視頻PES封包模塊、音頻壓縮編碼模塊、音頻PES封包模塊、時鐘脈沖產生模塊和節目復用器，視頻壓縮編碼模塊的輸出通過視頻PES封包模塊與節目復用器連接，音頻壓縮編碼模塊的輸出通過音頻PES封包模塊與節目復用器連接；時鐘脈沖產生模塊的第一路輸出與計數器A連接，計數器A與節目復用器相連；時鐘脈沖產生模塊的第二路輸出通過分頻器a與計數器B相連，計數器B的一路輸出與視頻PES封包模塊連接，計數器B的另一路輸出與音頻PES封包模塊連接；時鐘脈沖產生模塊的第三路輸出與視頻壓縮編碼模塊連接，時鐘脈沖產生模塊的第四路輸出與音頻壓縮編碼模塊連接；

解碼PCR校正處理單元包括解復用器、RID過濾模塊、PCR計算模塊、LP增益控制模塊、影音光碟VCD、視頻解碼模塊、音頻解碼模塊和同步模擬AV輸出模塊，解復用器的輸出與PID過濾模塊連接，PID過濾模塊的一路輸出依次通過PCR計算模塊、比較器和LP增益控制模塊與影音光碟VCD的輸入連接，PCR計算模塊的輸出還通過初始化裝載模塊與計數器C相連；PID過濾模塊的視頻PES輸出依次通過視頻緩存和視頻解碼模塊與同步模擬AV輸出，PID過濾模塊的音頻PES輸出依次通過音頻緩存和音頻解碼模塊與同步模擬AV輸出；

所述影音光碟VCD的第一路輸出與計數器C連接，影音光碟VCD的第二路輸出通過分頻器b與計數器D相連，計數器D的輸出分別連接視頻緩存和音頻緩存，影音光碟VCD的輸出還分別與視頻解碼模塊、音頻解碼模塊連接。

2.網絡機頂盒PCR校正處理方法，其特征在于：它包括一個編碼器PCR處理步驟和一個解碼器PCR處理步驟：

編碼器PCR處理步驟中PCR分兩路進行編碼：一路由時鐘脈沖產生模塊產生的27MHz脈沖直接觸發計數器A生成擴展域PCR_ext，長度為9bits；另一路經一個300分頻器a后產生90kHz脈沖，送入33位計數器B生成90kHz基值，列入PCR_base，長度33bits，用于和PTS/DTS比較，產生用戶接收端的解碼和顯示的同步信號，組成PCR域，共同組成42位的PCR；

解碼器PCR處理步驟包括以下子步驟：

S201：首先利用PCR恢復與編碼器同步的27MHz系統時鐘；

S202：恢復系統時鐘后，利用PES流中的DTS、PTS進行音視頻間的解碼同步，同時利用VBV_Delay設置解碼器的緩沖時長；

S203：啟動解碼器初始解碼。

3.根據權利要求2所述的網絡機頂盒PCR校正處理方法，其特征在于：步驟S202所述的解碼同步的步驟包括以下子步驟：

S2021：解碼器從輸入碼流的包頭中解出PCR，并將其送入系統的時間恢復電路；

S2022：系統時間恢復電路每接收一個新的PCR，就進行一次本地系統時間時鐘恢復和鎖相；

S2023：解復用器解復用后，從PES包頭中解出顯示時間標簽PTS和解碼時間標簽DTS，并送入基本流解碼器中；

S2024：基本流解碼器接收到PTS和DTS后，存入對應的FIFO中進行管理；對于沒有PTS和DTS的顯示單元，對其時間標簽進行插值，并送入FIFO中；

S2025：每一個顯示單元開始解碼前，用其對應的PTS、DTS與對應的系統時鐘STC進行比較，只有在系統時鐘STC與PTS、DTS相等時才開始解碼。